实验介绍
TTL非门、与非门实验要求使用晶体管搭建逻辑门，非门的电路原理图下图所示。其中Q1的射极为输入端口，数字逻辑通过Vout输出。与传统单三极管实现的电路结构相比，复合管中专门的输出级能保证更大的输出电流、稳定的逻辑电平与更快的开关速度。该电路由三个部分组成，分别是电流引导输入级、分相级和输出驱动级，各级的功能如下：
1、电流引导输入级：由Q1和R1构成，由W1来控制电流流入或者流出后级；
2、分相级：由Q2 R2 R3构成，当Q2的基极为高电平时晶体管导通，此时Q3基极为高电平而Q4基极为低电平；当Q2基极为低电平时候晶体管关断，此时Q3基极为低电平而Q4基极为高电平。不同的输入下，Q3 Q4的输出总是保持反相；
3、输出驱动极：Q3 Q4的基极电平相位总是保持相反，因而可以保证在工作中Q3 Q4至少有一个可以导通，电阻R4用于限制输出电流大小避免烧毁，D1用于保证Q4能在Q3导通前关断避免浪涌。
图1
当给非门添加一个额外输入时，非门转化为与非门。
图2
实验步骤
1. 搭建实验电路，接通电源；
2. 将信号发生器W1设置为具有0 V偏移和6 V峰峰值的100 Hz三角波。在x-y模式下使用示波器观察电路的电压传输曲线；
3. 在非门的基础上，增加一个输入，得到TTL与非门；
4. 将信号发生器W1设置为具有0 V偏移和6 V峰峰值的100 Hz三角波，将W2设置为具有0 V偏移、6 V峰峰值、90°相位的100 Hz三角波，用示波器观察电路的输出，并记录；
5. 验证与非门电路的逻辑功能。
电路仿真
本电路使用Tina进行仿真，仿真电路可于附件中4_1.TSC中找到，电路图如下图所示。
图3
当与非门其中一个输入被拉高时，与非门退化为非门。此时使用示波器的Y/T模式记录输入输出波形，Y/X模式记录非门的传输特性。
1、观察输入输出波形，其中VF1为输出波形，VF2为输入信号源。输入三角波在正半周时，输出为低电平；三角波在负半周时，输出为高电平；高低电平的时间明显不同，在波形上表现为占空比大于50%。
图4
2、观察传输特性：当输入大于高阈值1.2V时，非门输出为0；小于低阈值0.4V时，非门输出为1；在两个阈值区间范围内，非门处于不稳定状态，无法准确判断输入电平而会出现毛刺。
图5
3、测量与非门特性：端口A（VG1）输入100Hz 6Vpp的三角波，端口B（VG2）输入相位差90°的三角波，测试结果如下。该仿真中只有在两个三角波均大于高阈值时，与非门才输出0，其他时刻均输出1。因为高低阈值范围内存在约0.8V的不稳定区域，因此可以在输出端VF1观察到变化的毛刺。
图6
4、验证与非门的逻辑功能：当端口A B输入不同电平组合时，验证得到输出Y与真值表相符。
| A(V2) | B(V3) | Y(VF1) |
|---|---|---|
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 1 | 0 |
图7
图8
图9
图10
板卡设计
本实验所使用到的板卡使用立创EDA专业版绘制，项目工程见附件4_1.epro，电路原理图如下所示。其中输入输出使用2.54mm排针H2引出，电源通过排针H1引出。
图11
PCB图与实物图如下所示，该板卡为双层布局，大小为30mm*26mm。
图12
图13
实验测试
按照下图连接板卡与ADALM 2000，其中示波器1通道连接到OUT，W1连接到输入端口A，W2连接到输入端口B，通过V+与GND向板卡供电5V。
图14
当端口A输入逻辑波形，而端口B输入为1时候，该与非门被配置为非门。Y-T模式下，示波器通道2为输入的三角波，示波器通道1为输出的逻辑波形。X-Y模式下可以看到非门在0.4V时输出开始翻转，1.2V时输出变为0，在此区间内所有输入均为不确定态，与仿真相符。
图15
通道A连接到W1，通道2连接到W2，此时配置为与非门。只有在二者波形幅度均大于0的窗口内输出为低电平，其他时刻输出均为高电平，与仿真相符。
图16
测试逻辑功能正确性，该电路的真值表如下，测试与仿真及真值表相符。
图17
图18
图19
图20
总结
本实验实现了TLL非门、与非门的搭建，通过M2K输入激励信号并在输出端测量输出，实现了对电路功能的完整测试，所有结果都与仿真相符。唯一需要重点关注的地方是在高、低阈值区间内的输入，会导致输出的不确定状态，在数字电路中应当避免电平处于这个范围内。
参考资料
