差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- t2_project03 [2019/08/17 11:09]
yunfeng [项目简要总结]
+++ t2_project03 [2019/08/18 14:28] (当前版本)
gongyu
@@ 行 1: / 行 1: @@
-====== 相控功率发射项目 ======
+#### 相控功率发射项目
-项目参与人员：
-   ·北京航空航天大学研究生 张天夫
-   ·南京航空航天大学研究生 刘旻
-   ·浙江大学研究生        施云峰
-===== 项目需求  =====
+----
-==== 功能要求 ====
-{{ :功能需求.png?300 |}}
+项目参与人员：
-.对频率相同，相位不同的两路信号INPUT1=sin（w1t+φ1）、INPUT2=sin（w1t+φ2）进行鉴相，得出其相位差φ1-φ2；
+  * 北京航空航天大学研究生 **张天夫**
-.以同样相位差形成两路频率相同，相位与输入信号共轭的输出信号OUTPUT1=sin（w2t-φ1）、OUTPUT2=sin（w2t-φ2）。
+  * 南京航空航天大学研究生 **刘旻**
+  * 浙江大学研究生        **施云峰**
-==== 性能要求 ====
+#### 项目需求
+##### 功能要求
+{{ :功能需求.png?800 |}}
+  - 对频率相同，相位不同的两路信号INPUT1=sin（w1t+φ1）、INPUT2=sin（w1t+φ2）进行鉴相，得出其相位差φ1-φ2；
+  - 以同样相位差形成两路频率相同，相位与输入信号共轭的输出信号OUTPUT1=sin（w2t-φ1）、OUTPUT2=sin（w2t-φ2）。
-   小信号中频：10.7MHz
+##### 性能要求
-   ADC：8-10bits/30Msps
+  * 小信号中频：10.7MHz
-   DAC：10bits/50Msps
+  * ADC：8-10bits/30Msps
-   FPGA：Cyclone 10 SoC板
+  * DAC：10bits/50Msps
+  * FPGA：Cyclone 10 SoC板
-===== 项目方案 =====
+#### 项目方案
 总体设计框图如下：
-{{ :框图1.png?300 |}}
+{{ :框图1.png?800 |}}
-==== 方案综述 ====
+##### 方案综述
-输入：
+**输入**：
-.两通道输入小信号（频率为10.7MHz）；
+  - 两通道输入小信号（频率为10.7MHz）；
-.经可调增益放大器电压增加至 300mv 左右；
+  - 经可调增益放大器电压增加至 300mv 左右；
-.经过3阶低通滤波器滤除高频噪音；
+  - 经过3阶低通滤波器滤除高频噪音；
-.信号经过低通滤波器后幅值有一定衰减，所以需要经过单端转双端差分放大器送至 ADC；
+  - 信号经过低通滤波器后幅值有一定衰减，所以需要经过单端转双端差分放大器送至 ADC；
-.信号经 FPGA 内部数字鉴相器确定其相位差。
+  - 信号经 FPGA 内部数字鉴相器确定其相位差。
-输出：
-.FPGA 控制 DAC 输出共轭相位模拟信号，经双端转单端差分放大器变为两通道输出信号；
+**输出**：
-.经7阶低通滤波器滤波；
+  - FPGA 控制 DAC 输出共轭相位模拟信号，经双端转单端差分放大器变为两通道输出信号；
-.将信号经过运算放大器输出功率信号。
+  - 经7阶低通滤波器滤波；
+  - 将信号经过运算放大器输出功率信号。
-==== 算法说明 ====
+##### 算法说明
   * 数字鉴相器
 利用相关函数法进行鉴相的原理是，在初始时刻，两路频率相同的正弦信号之间的互相关值和它们相位差的余弦值具有线性关系。由于噪声信号与有效信号之间的相关性几乎为0，所以噪声信号对该方法测相的影响能被很好的抑制，具体原理框图如下：
-{{ :相关函数测相框图.png?300 |}}
+{{ :相关函数测相框图.png?800 |}}
 设输入两信号的数学模型分别如下：
 {{ :信号数学模型.png?300 |}}
 根据数学表达式很明显看出x(t)与y(t)是相关的，根据相关函数的定义，有以下互相关函数表达式：
-{{ :捕获.png?300 |}}
+{{ :捕获.png?600 |}}
 因为噪声信号和有用信号之间相关性几乎为0，而且噪声之间相关性为0，因此两信号的相关函数为：
 {{ :相关函数值0.png?300 |}}
@@ 行 56: / 行 59: @@
-===== 关键器件选择 =====
+##### 关键器件选择
 电阻
-	Resistor_SMD:R_0603_1608Metric	6个
+  * 25	0603封装	6个
-	Resistor_SMD:R_0603_1608Metric	9个
+  * 50	0603封装	9个
-K	Resistor_SMD:R_0805_2012Metric	3个
+  * 4K	0805封装	3个
-	Resistor_SMD:R_0603_1608Metric	5个
+  * 150	0603封装	5个
 电容
-pF      Capacitor_SMD:C_0603_1608Metric	6个
+  * 22pF  0603封装	6个
-.1uF	Capacitor_SMD:C_0603_1608Metric	11个
+  * 0.1uF 0603封装	11个
-.33uF	Capacitor_SMD:C_0603_1608Metric	5个
+  * 0.33uF 0603封装	5个
-pF	Capacitor_SMD:C_0603_1608Metric	9个
+  * 220pF 0603封装	9个
-pF	Capacitor_SMD:C_0603_1608Metric	5个
+  * 180pF 0603封装	5个
-pF	Capacitor_SMD:C_0603_1608Metric	3个
+  * 100pF 0603封装	3个
-uF	Capacitor_SMD:C_0805_2012Metric	4个
+  * 10uF 0805封装	4个
-.2uF	Capacitor_SMD:C_0603_1608Metric	2个
+  * 2.2uF 0603封装	2个
-pF	Capacitor_SMD:C_0603_1608Metric	3个
+  * 47pF 0603封装 3个
-.01uF	Capacitor_SMD:C_0603_1608Metric	3个
+  * 0.01uF 0603封装	3个
-pF	Capacitor_SMD:C_0603_1608Metric	3个
+  * 270pF 0603封装	3个
 电感
-uH	Inductor_SMD:L_0603_1608Metric	3个
+  * 1uH	0603封装 3个
-nH	Inductor_SMD:L_0603_1608Metric	3个
+  * 390nH 0603封装 3个
-nH	Inductor_SMD:L_0603_1608Metric	3个
+  * 330nH 0603封装 3个
-nH	Inductor_SMD:L_0603_1608Metric	3个
+  * 680nH 0603封装 3个
-芯片
-U12	ADA4807-2ARMZ	2个  {{:ada4807-2_双转单放大器_.pdf|}}
-U11	AD8338ACPZ-R7	2个{{:ad8338_可调增益.pdf|}}
+芯片
+  * U12	ADA4807-2ARMZ	2个  {{:ada4807-2_双转单放大器_.pdf|ada4807双转单放大器}}
+  * U11	AD8338ACPZ-R7	2个 {{:ad8338_可调增益.pdf|ad8338_可调增益放大器}}
+  * U5	ADM660ARZ	1个 {{:adm660_8660-1503218.pdf|adm660_8660电荷泵变换器}}
+  * U10	MAX5866ETM+	1个 {{:max5866-1515777_1_.pdf|max5866模拟前端芯片}}
+  * U3	OPA1678IDGKR	1个 {{:opa1678运算放大器.pdf|opa1678运算放大器}}
+  * U9	LT6600IS8-20#PB    2个 {{:lt6600_20c_1-2差分放大a_.pdf|lt6600差分放大器}}
+  * U1	LTC2644IMS-L10#PBF 1个{{:ltc2644-1517581.pdf|ltc2644多通道电压输出DAC变换器}}
-U5	ADM660ARZ	1个{{:adm660_8660-1503218.pdf|}}
+#### 实施流程安排
-U10	MAX5866ETM+	1个{{:max5866-1515777_1_.pdf|}}
-U3	OPA1678IDGKR	1个{{:opa1678运算放大器.pdf|}}
-U9	LT6600IS8-20#PB    2个{{:lt6600_20c_1-2差分放大a_.pdf|}}
-U1	LTC2644IMS-L10#PBF 1个{{:ltc2644-1517581.pdf|}}
-===== 实施流程安排 =====
 * 第一周
      第1~3天：根据设计框图讨论所需模块，包括：可控增益放大器模块（VGA）、3/7阶低通滤波器（LPF）、差分放大器模块（AMP）、双通道ADC/DAC模块、电源模块；
@@ 行 115: / 行 113: @@
      第1~2天：完成电路板硬件焊接；
              根据实际情况合理调整代码。
-===== PCB设计模块 =====
+##### PCB设计模块
 PCB原理图：
 {{:原理图各模块.pdf|}}
 PCB板图：
-{{ :pcb图.png?300 |}}
+{{ :pcb图.png?800 |}}
 PCB焊接实物图：
-{{ :微信图片_20190814100729.jpg?300 |}}
+{{ :微信图片_20190814100729.jpg?800 |}}
-===== 项目报告 =====
+#### 项目报告
-==== 项目简要总结 ====
+##### 项目简要总结
   * 电源模块：无负载时±3.3V电源电压可稳定输出，但有负载时，需要-3.3V供电的芯片共有4个，由于+5V转-5V芯片ADM660输出电流只有60mA，所以-3.3V电源带负载能力不足，最终只能输出-2.9V电源电压。
 输入：
@@ 行 137: / 行 136: @@
 {{:仿真波形图.docx|}}
-==== 项目出现的问题及改进方案 ====
+##### 项目出现的问题及改进方案
     Q1：原本数字鉴相器的算法计划利用傅里叶变换法测相原理，在频域内鉴相，但通过阅读文献发现该方法需要对很多离散信号采样点进行傅里叶变换才能实现目标，而我们对于10.7Mhz信号的采样点只能达到6个，用此方法得到的结果误差较大，所以不能适用于我们的项目。
     A1：选择相关函数法测相，该方法利用两路频率相同的正弦信号之间的互相关值和它们相位差的余弦值具有线性关系，符合项目的需求且能很好的抑制噪声。
@@ 行 155: / 行 154: @@
-===== 参考资料 =====
+#### 参考资料
 {{:fpga论文.7z|}}