差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
stepmxo2-lab10 [2021/09/09 17:32] gongyusu [6. 实验步骤] |
stepmxo2-lab10 [2021/09/09 18:07] (当前版本) gongyusu |
||
|---|---|---|---|
| 行 58: | 行 58: | ||
| ### 6. 实验步骤 | ### 6. 实验步骤 | ||
| - | - 打开Lattice Diamond，建立工程。 | + | 1 登录[[https://www.stepfpga.com|小脚丫FPGA Web IDE系统]]，建立工程 |
| - | - 新建Verilog HDL设计文件，并键入设计代码。 | + | |
| - | - 综合并分配管脚，输入信号连接到开关和按键，输出信号接到数码管引脚。 {{::数码管管脚1.png?nolink&300|}} | + | 2 新建Verilog HDL设计文件，并键入设计代码 |
| - | - 构建并输出编程文件，烧写至FPGA的Flash之中。 | + | {{ :webide_7seg_v.jpg?1000 |}} |
| - | - 通过按键或者开关来控制相应的数码管显示数字。 | + | |
| + | 3 设定该代码位顶层文件 | ||
| + | |||
| + | 4 点击“逻辑综合”按钮，完成综合，代码无错误会显示完成 | ||
| + | |||
| + | 5 点击管脚分配，根据代码中端口的定义绑定相应的管脚 | ||
| + | {{ :webide_7seg.jpg?1000 |}} | ||
| + | |||
| + | 6 点击“FPGA映射”生成可以配置FPGA的JED代码 | ||
| + | |||
| + | 7 点击文件下载，并鼠标指向“下载JED文件”，鼠标右键保存到STEPFPGA盘中完成FPGA的编程 | ||
| + | |||
| + | ### 7. 显示效果 | ||
| + | {{:7segdemo.mp4|}} | ||