差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
stepfpga_digitallabs [2021/02/26 11:26] zhijun |
stepfpga_digitallabs [2021/02/26 11:35] (当前版本) zhijun |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | =====Verilog HDL建模描述===== | + | ===== 对应实验教程中的代码 ===== |
| + | \\ | ||
| 代码2-1: 门级描述法构建与门 (AND) \\ | 代码2-1: 门级描述法构建与门 (AND) \\ | ||
| 代码2-2: 行为级描述法构建与门\\ | 代码2-2: 行为级描述法构建与门\\ | ||