差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 后一修订版 | 前一修订版 | ||
|
stepawg [2019/03/29 11:39] gongyu 创建 |
stepawg [2019/04/06 00:41] (当前版本) gongyu |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| + | 基于小脚丫FPGA制作任意信号发生器项目训练 | ||
| + | ----- | ||
| + | |||
| ### 学习目标 | ### 学习目标 | ||
| - | 在这个项目中，我们将通过[[FPGA]]＋[[串行DAC]]构成一个简单的任意波形发生器，从而学习信号合成的基本原理以及如何用FPGA内部的SRAM构成存储波表的ROM，通过产生能够访问这些波表的地址指针达到调整输出信号频率的目的。在本项目训练中需要掌握的知识点： | + | 在这个项目中，我们将通过[[FPGA]]＋串行[[DAC]]构成一个简单的任意波形发生器，从而学习信号合成的基本原理以及如何用FPGA内部的SRAM构成存储波表的ROM，通过产生能够访问这些波表的地址指针达到调整输出信号频率的目的。在本项目训练中需要掌握的知识点： |
| * 按键输入及防抖处理 | * 按键输入及防抖处理 | ||
| * [[DDS]]的基本原理及[[FPGA]]实现 | * [[DDS]]的基本原理及[[FPGA]]实现 | ||
| * FPGA内部软核的调用及[[ROM]]构成 | * FPGA内部软核的调用及[[ROM]]构成 | ||
| * 信号的频谱变化 | * 信号的频谱变化 | ||
| - | * 串行DAC的工作原理及数据／控制接口 | + | * 串行[[DAC]]的工作原理及数据／控制接口 |
| * 信号流程中的时序及各级时钟产生 | * 信号流程中的时序及各级时钟产生 | ||
| - | * 通过[[示波器]]、[[频谱仪]]观察信号的构成及质量 | + | * 通过[[oscilloscope|示波器]]、[[spreadtrum_analyzer|频谱仪]]观察信号的构成及质量 |
| ### 项目要求 | ### 项目要求 | ||