差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
risc [2016/06/29 15:50] gongyu |
risc [2016/06/29 15:51] (当前版本) gongyu [特征] |
||
|---|---|---|---|
| 行 20: | 行 20: | ||
| ====特征==== | ====特征==== | ||
| - | 统一指令编码(例如，所有指令中的op-code永远位于同样的位位置、等长指令)，可快速解译︰ | + | * 统一指令编码(例如，所有指令中的op-code永远位于同样的位位置、等长指令)，可快速解译︰ |
| - | 泛用的缓存器，所有缓存器可用于所有内容，以及编译器设计的单纯化(不过缓存器中区分了整数和浮点数)； | + | * 泛用的缓存器，所有缓存器可用于所有内容，以及编译器设计的单纯化(不过缓存器中区分了整数和浮点数)； |
| - | 单纯的寻址模式(复杂寻址模式以简单计算指令序列取代)； | + | * 单纯的寻址模式(复杂寻址模式以简单计算指令序列取代)； |
| - | 硬件中支持少数数据型别(例如，一些CISC计算机中存有处理字节字符串的指令。这在RISC计算机中不太可能出现)。 | + | * 硬件中支持少数数据型别(例如，一些CISC计算机中存有处理字节字符串的指令。这在RISC计算机中不太可能出现)。 |
| - | RISC设计上同时也有哈佛内存模块特色，凡指令流和数据流在概念上分开；这意味着更改代码存在的内存地址对处理器执行过的指令没有影响（因为CPU有着独立的指令和数据缓存），至少在特殊的同步指令发出前。在另一面，这允许指令缓存和数据缓存同时被访问，通常能改进运行效率。 | + | * RISC设计上同时也有哈佛内存模块特色，凡指令流和数据流在概念上分开；这意味着更改代码存在的内存地址对处理器执行过的指令没有影响（因为CPU有着独立的指令和数据缓存），至少在特殊的同步指令发出前。在另一面，这允许指令缓存和数据缓存同时被访问，通常能改进运行效率。 |
| - | 许多早期的RISC设计同样共享着不好的副作用——转移延时槽，转移延时槽是指一个跳转或转移指令之后的指令空间。无论转移是否发生，空间中的指令将被执行（或者说是转移效果被延迟）。这些指令让CPU的算术和逻辑单元（ALU）繁忙比通常执行转移所需更多的时间。现在转移延时槽被认为是实现特定RISC设计的副作用，现代的RISC设计通常避免了这个问题（如PowerPC，最近的SPARC版本，MIPS）。 | + | * 许多早期的RISC设计同样共享着不好的副作用——转移延时槽，转移延时槽是指一个跳转或转移指令之后的指令空间。无论转移是否发生，空间中的指令将被执行（或者说是转移效果被延迟）。这些指令让CPU的算术和逻辑单元（ALU）繁忙比通常执行转移所需更多的时间。现在转移延时槽被认为是实现特定RISC设计的副作用，现代的RISC设计通常避免了这个问题（如PowerPC，最近的SPARC版本，MIPS）。 |
| ====结构特点==== | ====结构特点==== | ||