**这是本文档旧的修订版！**
粉红PYNQ一周吃饱
- PYNQ使用准备
- Vivado下载及安装
- Vivado的使用准备
- 使用成熟verilog实现创建IP库
- 配置Vivado的IP库
- 创建GPIO实验工程并跑起
- 创建Vivado项目并创建设计块
- 在设计块内添加定制IP和系统IP并配置
- 根据顶层wrapper中的GPIO管脚描述结合PYNQ管脚配置约束文件
- 生成bit文件和等待
- 找出工程中的hwh文件和bit文件并导入PYNQ
- 在PYNQ的Jupyter环境中烧录bit文件
- 回到Vivado使用硬件管理器连接Z2的Jtag
- 设置触发条件
- 进行小实验，查看小实验对应的波形
- 配置仿真文件进行仿真
- 根据实验结果巩固理解PYNQ的AXI Lite总线通信
- UART小实验
- 使用uart的verilog文件创建ip库
- 创建新工程，添加uart ip