差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录 前一修订版
后一修订版
前一修订版
page_xuhao [2019/08/09 05:28]
xuhao
page_xuhao [2019/08/17 18:53] (当前版本)
xuhao
行 1: 行 1:
-# PYNQ小实验之GPIO点灯 
-  * PYNQ使用准备 
-    * [[fpga-soc:​zynq:​pynq:​item_list|物品清单]] 
-    * [[fpga-soc:​zynq:​pynq:​software_list|软件清单]] 
-    * [[fpga-soc:​zynq:​pynq:​z2_list|PYNQ-Z2资料清单]] 
-    * [[fpga-soc:​zynq:​pynq:​z2_start|启动PYNQ-Z2]] 
-    * [[fpga-soc:​zynq:​pynq:​z2_network|配置PYNQ-Z2网络]] 
-    * [[fpga-soc:​zynq:​pynq:​z2_access|远程登录和配置samba挂载目录]] 
-    * [[fpga-soc:​zynq:​pynq:​z2_jupyter|进入PYNQ的Jupyter环境和跑起简单应用]] 
-  * Vivado下载及安装 
-    * [[https://​www.xilinx.com/​registration/​create-account.html|Xilinx账号注册]] 
-    * [[https://​www.xilinx.com/​member/​forms/​download/​xef-vivado.html?​filename=Xilinx_Vivado_SDK_Web_2019.1_0524_1430_Win64.exe|下载Vivado]] 
-    * [[fpga:​xilinx:​vivado:​install|安装Vivado]] 
-  * Vivado的使用准备 
-    * [[fpga:​xilinx:​vivado:​config:​boards|配置Vivado的板级支持库]] 
-    * 使用成熟verilog实现创建IP库 
-    * 配置Vivado的IP库 
-  * 创建GPIO实验工程并跑起 
-    * 创建Vivado项目并创建设计块 
-    * 在设计块内添加定制IP和系统IP并配置 
-    * 根据顶层wrapper中的GPIO管脚描述结合PYNQ管脚配置约束文件 
-    * 生成bit文件和等待 
-    * 找出工程中的hwh文件和bit文件并导入PYNQ 
-    * 配置Vivado的虚拟示波器的触发条件 
-    * 在PYNQ的Jupyter环境中烧录bit文件并进行小实验 
-    * 回到Vivado查看小实验对应的波形 
-    * 根据实验结果巩固理解PYNQ的AXI Lite总线通信 
- 
  
 +[.](life:​study:​201907:​ai)  ​
 +[徐昊](students:​xuhao)