差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
learntodesignpcb9 [2019/05/28 02:15] gongyu |
learntodesignpcb9 [2019/05/28 02:18] (当前版本) gongyu |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ## 第九章：原理图的设计和风格 - 设计不仅是给自己看的…. | + | ## 第九章：原理图的设计和风格 |
| ### 9.1 系统框图 vs 系统原理图 | ### 9.1 系统框图 vs 系统原理图 | ||
| 行 7: | 行 7: | ||
| * 创建工程和文件 | * 创建工程和文件 | ||
| * 设置图纸大小： 根据图纸的复杂程度、各元器件的原理图库，一般A4比较合适，一个设计可以采用多页 | * 设置图纸大小： 根据图纸的复杂程度、各元器件的原理图库，一般A4比较合适，一个设计可以采用多页 | ||
| + | - 根据电路的复杂程度选择A4、A3，便于打印、阅读 | ||
| + | - 可以分成多页，每个页面为独立的功能 - 处理器、电源、存储、网络接口、视频等等 | ||
| + | - 设定合适大小的Grid - 与原理图符号的Grid同步 | ||
| * 设置文件环境：格点大小、格点属性、光标属性、电气格点属性、图纸颜色等 | * 设置文件环境：格点大小、格点属性、光标属性、电气格点属性、图纸颜色等 | ||
| * 加载元器件符号库：如果有已经构建好的符号，则直接加载来用，如果没有的话需要依照数据手册进行构建 | * 加载元器件符号库：如果有已经构建好的符号，则直接加载来用，如果没有的话需要依照数据手册进行构建 | ||
| 行 21: | 行 24: | ||
| * 跟物理上的板卡没有直接对应关系 | * 跟物理上的板卡没有直接对应关系 | ||
| - | ### 图纸大小的选用 | + | ### 9.4 项目相关信息的标注 |
| - | - 根据电路的复杂程度选择A4、A3，便于打印、阅读 | + | |
| - | - 可以分成多页，每个页面为独立的功能 - 处理器、电源、存储、网络接口、视频等等 | + | |
| - | - 设定合适大小的Grid - 与原理图符号的Grid同步 | + | |
| - | + | ||
| - | ### 项目相关信息的标注 | + | |
| * 单位 | * 单位 | ||
| * 绘图人 | * 绘图人 | ||
| 行 32: | 行 30: | ||
| * 时间 | * 时间 | ||
| - | ### 信号流 - “左、上” 到 “右、下” | + | ### 9.5 信号流 - “左、上” 到 “右、下” |
| * 符合自然阅读习惯 | * 符合自然阅读习惯 | ||
| * 先放置核心器件 | * 先放置核心器件 | ||
| 行 41: | 行 39: | ||
| * 不宜放置太多不必要的信息，导致阅读困难 | * 不宜放置太多不必要的信息，导致阅读困难 | ||
| - | ### 信号的连接 | + | ### 9.6 信号的连接 |
| * 尽可能不用net | * 尽可能不用net | ||
| * 尽可能不要用区块来强硬割裂 | * 尽可能不要用区块来强硬割裂 | ||
| * 直观、符合人的阅读直觉 | * 直观、符合人的阅读直觉 | ||
| - | ### 其它要点 | + | ### 9.7 其它要点 |
| * 容限大的电阻、电容值／封装尽可能统一，以降低总体成本 | * 容限大的电阻、电容值／封装尽可能统一，以降低总体成本 | ||
| * 靠近某些管脚的关键器件（去耦电容、匹配电阻）需要在电路图上体现并尽可能用文本标注 | * 靠近某些管脚的关键器件（去耦电容、匹配电阻）需要在电路图上体现并尽可能用文本标注 | ||
| * 字体、字号、排放位置要统一，保证较强的可阅读性 | * 字体、字号、排放位置要统一，保证较强的可阅读性 | ||
| - | ### 多页层级设计 | + | ### 9.8 多页层级设计 |
| * 每个EDA软件的使用方法不同 | * 每个EDA软件的使用方法不同 | ||
| * 确保页面之间的连接规范、对应 | * 确保页面之间的连接规范、对应 | ||
| 行 62: | 行 60: | ||
| * 通过打印进行检查 | * 通过打印进行检查 | ||
| - | ### 规范、易读、风格 | + | ### 9.9 规范、易读、风格 |
| - | ### 万无一失 - ERC及基于netlist的检查 | + | ### 9.10 万无一失 - ERC及基于netlist的检查 |
| * ERC反复检查，不放过任何一个Warning，修正空悬管教以及连接错误的连线 | * ERC反复检查，不放过任何一个Warning，修正空悬管教以及连接错误的连线 | ||
| * netlist联系原理图和PCB之间的桥梁，是抽象的元器件之间的连接关系 - 元器件的封装、个数、引脚之间的连接关系 | * netlist联系原理图和PCB之间的桥梁，是抽象的元器件之间的连接关系 - 元器件的封装、个数、引脚之间的连接关系 | ||
| * 打印对比 - netlist同原理图中的每一个连接一一检查 | * 打印对比 - netlist同原理图中的每一个连接一一检查 | ||