差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- learntodesignpcb9 [2019/05/22 00:33]
gongyu 创建
+++ learntodesignpcb9 [2019/05/28 02:18] (当前版本)
gongyu
@@ 行 1: / 行 1: @@
-# 第九章：原理图的设计和风格 - 设计不仅是给自己看的….
+## 第九章：原理图的设计和风格
-## 系统框图 vs 系统原理图
+### 9.1 系统框图 vs 系统原理图
-## 原理图设计流程
+### 9.2 原理图设计流程
-### 创建工程和文件
+  * 创建工程和文件
+  * 设置图纸大小： 根据图纸的复杂程度、各元器件的原理图库，一般A4比较合适，一个设计可以采用多页
+    - 根据电路的复杂程度选择A4、A3，便于打印、阅读
+    - 可以分成多页，每个页面为独立的功能 - 处理器、电源、存储、网络接口、视频等等
+    - 设定合适大小的Grid - 与原理图符号的Grid同步
+  * 设置文件环境：格点大小、格点属性、光标属性、电气格点属性、图纸颜色等
+  * 加载元器件符号库：如果有已经构建好的符号，则直接加载来用，如果没有的话需要依照数据手册进行构建
+  * 放置元器件： 合理化、按照信号流程、可以翻转、旋转放置，方便连线、清晰理解
+  * 原理图连线： 减少交叉，尽量少用最好是不用文字的Net进行标记
+  * 调整修改原理图： 网标有没有重复、错误的连接、虚连接
+  * ERC检查（电气规则检查）：电气连接上的错误
+  * 报表输出： 产生用于布局布线的Netlist、用于采购元器件的BOM清单
+  * 文件输出：保存、备份、导出到PDF或其它格式、打印
-### 设置图纸大小： 根据图纸的复杂程度、各元器件的原理图库，一般A4比较合适，一个设计可以采用多页
+### 9.3 可读性：方便阅读、理解并能够正确使用，减少由于误理解导致的设计错误
+  * 给人阅读 - 从逻辑上理解电路的构成、工作原理
+  * 给机器阅读 - 产生网表、用于后期的布线
+  * 跟物理上的板卡没有直接对应关系
-### 设置文件环境：格点大小、格点属性、光标属性、电气格点属性、图纸颜色等
+### 9.4 项目相关信息的标注
+  * 单位
+  * 绘图人
+  * 版本号
+  * 时间
-### 加载元器件符号库：如果有已经构建好的符号，则直接加载来用，如果没有的话需要依照数据手册进行构建
+### 9.5 信号流 - “左、上” 到 “右、下”
+  * 符合自然阅读习惯
+  * 先放置核心器件
+  * 关键信号放置测试点，关键器件关键信息加以说明
+  * 标号、值（comment）
+  * 重要的属性 - 耐压、精准度、功率等
+  * 在PCB设计的时候需要注意的地方进行标注
+  * 不宜放置太多不必要的信息，导致阅读困难
-### 放置元器件： 合理化、按照信号流程、可以翻转、旋转放置，方便连线、清晰理解
+### 9.6 信号的连接
+  * 尽可能不用net
+  * 尽可能不要用区块来强硬割裂
+  * 直观、符合人的阅读直觉
-### 原理图连线： 减少交叉，尽量少用最好是不用文字的Net进行标记
+### 9.7 其它要点
+  * 容限大的电阻、电容值／封装尽可能统一，以降低总体成本
+  * 靠近某些管脚的关键器件（去耦电容、匹配电阻）需要在电路图上体现并尽可能用文本标注
+  * 字体、字号、排放位置要统一，保证较强的可阅读性
-### 调整修改原理图： 网标有没有重复、错误的连接、虚连接
+### 9.8 多页层级设计
+  * 每个EDA软件的使用方法不同
+  * 确保页面之间的连接规范、对应
+  * 可以通过功能进行划分：
+    - 模拟
+    - 数字
+    - 电源
+    - 时钟
+  * 通过ERC进行检查
+  * 通过打印进行检查
-### ERC检查（电气规则检查）：电气连接上的错误
+### 9.9 规范、易读、风格
-### 报表输出： 产生用于布局布线的Netlist、用于采购元器件的BOM清单
+### 9.10 万无一失 - ERC及基于netlist的检查
+  * ERC反复检查，不放过任何一个Warning，修正空悬管教以及连接错误的连线
-### 文件输出：保存、备份、导出到PDF或其它格式、打印
+  * netlist联系原理图和PCB之间的桥梁，是抽象的元器件之间的连接关系 - 元器件的封装、个数、引脚之间的连接关系
+  * 打印对比 - netlist同原理图中的每一个连接一一检查
-## 可读性：方便阅读、理解并能够正确使用，减少由于误理解导致的设计错误
-### 给人阅读 - 从逻辑上理解电路的构成、工作原理
-### 给机器阅读 - 产生网表、用于后期的布线
-### 跟物理上的板卡没有直接对应关系
-## 图纸大小的选用
-### 根据电路的复杂程度选择A4、A3，便于打印、阅读
-### 可以分成多页，每个页面为独立的功能 - 处理器、电源、存储、网络接口、视频等等
-### 设定合适大小的Grid - 与原理图符号的Grid同步
-## 项目相关信息的标注
-### 单位
-### 绘图人
-### 版本号
-### 时间
-## 信号流 - “左、上” 到 “右、下”
-### 符合自然阅读习惯
-### 先放置核心器件
-## 关键信号放置测试点，关键器件关键信息加以说明
-### 标号、值（comment）
-### 重要的属性 - 耐压、精准度、功率等
-### 在PCB设计的时候需要注意的地方进行标注
-### 不宜放置太多不必要的信息，导致阅读困难
-## 信号的连接
-### 尽可能不用net
-### 尽可能不要用区块来强硬割裂
-### 直观、符合人的阅读直觉
-## 其它要点
-### 容限大的电阻、电容值／封装尽可能统一，以降低总体成本
-### 靠近某些管脚的关键器件（去耦电容、匹配电阻）需要在电路图上体现并尽可能用文本标注
-### 字体、字号、排放位置要统一，保证较强的可阅读性
-## 多页层级设计
-### 每个EDA软件的使用方法不同
-### 确保页面之间的连接规范、对应
-### 可以通过功能进行划分：
-- 模拟
-- 数字
-- 电源
-- 时钟
-### 通过ERC进行检查
-### 通过打印进行检查
-## 规范、易读、风格
-## 万无一失 - ERC及基于netlist的检查
-### ERC反复检查，不放过任何一个Warning，修正空悬管教以及连接错误的连线
-### netlist联系原理图和PCB之间的桥梁，是抽象的元器件之间的连接关系 - 元器件的封装、个数、引脚之间的连接关系
-### 打印对比 - netlist同原理图中的每一个连接一一检查