差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
instru_protocol [2021/10/27 10:32] gongyusu |
instru_protocol [2021/10/27 10:36] (当前版本) gongyusu |
||
|---|---|---|---|
| 行 19: | 行 19: | ||
| FPGA内部的框图如下： | FPGA内部的框图如下： | ||
| {{drawio>instru_control_data_protocol}} <WRAP centeralign> 数据采集FPGA逻辑功能</WRAP> | {{drawio>instru_control_data_protocol}} <WRAP centeralign> 数据采集FPGA逻辑功能</WRAP> | ||
| + | |||
| + | #### 参考文档： | ||
| + | * [[scope_verilog|基于FPGA逻辑的示波器设计]] | ||
| + | * [[up5k_scope|双通道50Msps/10MHz口袋示波器]] | ||
| + | |||