差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
instru_protocol [2021/10/27 10:31] gongyusu [硬禾仪器用数据传输及控制协议] |
instru_protocol [2021/10/27 10:36] (当前版本) gongyusu |
||
|---|---|---|---|
| 行 10: | 行 10: | ||
| - 需要显示的数据：20帧/秒 * 1KPoints/帧 * 10bit/points = 200kbps | - 需要显示的数据：20帧/秒 * 1KPoints/帧 * 10bit/points = 200kbps | ||
| - 存储深度：ADC - 8K * 10bits * 2（通道）= 20KBytes， DAC - 4K * 12bits * 2 = 12KByte，总计32KBytes | - 存储深度：ADC - 8K * 10bits * 2（通道）= 20KBytes， DAC - 4K * 12bits * 2 = 12KByte，总计32KBytes | ||
| + | |||
| + | 未来在FPGA里面可以扩展的数据处理功能： | ||
| + | - FFT | ||
| + | - 数字滤波 | ||
| + | - 模式识别 | ||
| + | - 机器学习 | ||
| FPGA内部的框图如下： | FPGA内部的框图如下： | ||
| {{drawio>instru_control_data_protocol}} <WRAP centeralign> 数据采集FPGA逻辑功能</WRAP> | {{drawio>instru_control_data_protocol}} <WRAP centeralign> 数据采集FPGA逻辑功能</WRAP> | ||
| + | |||
| + | #### 参考文档： | ||
| + | * [[scope_verilog|基于FPGA逻辑的示波器设计]] | ||
| + | * [[up5k_scope|双通道50Msps/10MHz口袋示波器]] | ||
| + | |||