差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
fpga设计软件 [2018/10/24 15:13] gongyu 移除 |
— (当前版本) | ||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ====FPGA设计工具==== | ||
| - | ------ | ||
| - | FPGA设计的各个阶段，FPGA厂商和EDA软件公司提供了很多优秀的EDA工具，尤其是FPGA厂商提供的集成开发环境。熟练掌握这些设计工具能够有效提高设计的效率，但是必须明白这些EDA软件只是一个工具，核心的FPGA设计流程是不变的。STEP小脚丫系列目前有支持Lattice和Intel-Altera的版本，未来将会开发基于Xilinx的FPGA芯片平台。 | ||
| - | \\ | ||
| - | \\ | ||
| - | FPGA设计软件： | ||
| - | * [[http://www.latticesemi.com|Lattice公司]]: [[Diamond]] | ||
| - | * [[http://www.altera.com|Altera公司]]: [[Quartus Prime]] | ||
| - | |||
| - | * [[http://www.xilinx.com|Xilinx公司]]: [[https://www.xilinx.com/products/design-tools/vivado.html|Vivado Design Suite]] | ||
| - | \\ | ||
| - | |||
| - | ====Verilog语言==== | ||
| - | 在设计FPGA逻辑中有两种硬件设计语言（HDL）可以选择，一种是[[Verilog]] HDL，还有一种是VHDL，在我们的设计中选用普及率更广，更容易上手的[[Verilog]]，具体如何使用，可以参考如下的几个PPT教程： | ||
| - | * {{:100_2_digitalcircuitlab_vlog1.pdf|数字电路实验室Verilog教程}} | ||
| - | * {{:coa-verilog_tutorial_esam_1.pdf|Verilog教程}} | ||
| - | * {{:verilog_introduction.pdf|Verilog介绍}} | ||
| - | * {{:ecbc_verilog.pptx|ECBC培训教程PPT}} | ||
| - | * {{:verilogreference.pdf|Verilog语法快速参考}} | ||
| - | === 代码规范 === | ||
| - | 规范的代码风格一方面能体现你足够专业，另一方面也是最重要的一方面，代码的规范性有利于开发交流，让代码的可读性大大增强，也有利于降低代码的出错率。 | ||
| - | * [[硬禾实战营Verilog代码规范]] | ||