**这是本文档旧的修订版！**
课程大纲
课程平台
使用设备
课程PPT
Verilog 代码
PWM代码 module pwm (
//INPUT clk , rst , pwmout
);
input clk,rst; output pwmout;
wire [7:0] pwmin; reg [7:0]pwmin; pwmpulse u1 ( .clk(clk) , .rst(rst) , .pwmin(pwmin), .pwmout(pwmout) ); assign pwmin = 8'd10; endmodule