差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
dds_verilog [2022/06/23 21:41] gongyusu |
dds_verilog [2022/06/23 21:44] (当前版本) gongyusu [7. 系统构成示例] |
||
|---|---|---|---|
| 行 4: | 行 4: | ||
| ### 1. 用以学习和体验DDS的开源平台 | ### 1. 用以学习和体验DDS的开源平台 | ||
| 硬禾学堂专门设计了一款通过小脚丫FPGA来学习数字系统应用的平台： | 硬禾学堂专门设计了一款通过小脚丫FPGA来学习数字系统应用的平台： | ||
| - | - [[stepfpga_training_board|小脚丫FPGA综合技能训练平台]] | + | * [[stepfpga_training_board|小脚丫FPGA综合技能训练平台]] |
| {{ :fpgatrainingboard.png |}} | {{ :fpgatrainingboard.png |}} | ||
| {{ :howtouse_traingingboard.png?800 |}}<WRAP centeralign> 基于小脚丫FPGA的综合训练口袋实验系统沟通 </WRAP> | {{ :howtouse_traingingboard.png?800 |}}<WRAP centeralign> 基于小脚丫FPGA的综合训练口袋实验系统沟通 </WRAP> | ||
| + | |||
| 以及一款针对高校电子设计竞赛的训练平台： | 以及一款针对高校电子设计竞赛的训练平台： | ||
| - | - [[contest_training_board|小脚丫FPGA综合技能训练平台]] | + | * [[contest_training_board|小脚丫FPGA综合技能训练平台]] |
| {{ :contest_training_board1.png |}} | {{ :contest_training_board1.png |}} | ||
| {{ :fpga_contest_training_block.png |}} | {{ :fpga_contest_training_block.png |}} | ||
| 行 432: | 行 433: | ||
| </code> | </code> | ||
| - | ### 7. 系统构成示例 | ||
| - | #### 全国大学生电子设计竞赛综合技能训练板 | ||
| - | {{drawio>contest_training_dds_block.png}} <WRAP centeralign> 功能框图 </WRAP> | ||
| - | {{drawio>contest_training_dds_logic.png}} <WRAP centeralign> FPGA内部逻辑 </WRAP> | ||
| - | {{drawio>contest_training_dds_modules.png}} <WRAP centeralign> 主要的Verilog模块 </WRAP> | ||
| - | #### “寒假在家一起练” FPGA16训练板 | ||
| - | {{drawio>fpga16_instru_dds_block.png}} <WRAP centeralign> 功能框图 </WRAP> | ||
| - | {{drawio>fpga16_instru_dds_logic.png}} <WRAP centeralign> FPGA内部逻辑 </WRAP> | ||
| - | {{drawio>fpga16_instru_dds_modules.png}} <WRAP centeralign> 主要的Verilog模块 </WRAP> | ||