差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- dds_verilog [2022/06/23 21:32]
gongyusu [1. 用以学习和体验DDS的开源平台]
+++ dds_verilog [2022/06/23 21:44] (当前版本)
gongyusu [7. 系统构成示例]
@@ 行 4: / 行 4: @@
 ### 1. 用以学习和体验DDS的开源平台
 硬禾学堂专门设计了一款通过小脚丫FPGA来学习数字系统应用的平台：
-  - [[stepfpga_training_board|小脚丫FPGA综合技能训练平台]]
+  * [[stepfpga_training_board|小脚丫FPGA综合技能训练平台]]
 {{ :fpgatrainingboard.png |}}
 {{ :howtouse_traingingboard.png?800 |}}<WRAP centeralign> 基于小脚丫FPGA的综合训练口袋实验系统沟通 </WRAP>
-这款平台可以支持任意一款的[[stepfpga|小脚丫FPGA核心板]]，它的[[DAC]]部分都是由R-2R网络构成的，跟使用通用的高速DAC IC代码也是一样的，只是通用的IC会需要转换时钟进行同步，而R-2R只需要数据线，无需时钟。
+以及一款针对高校电子设计竞赛的训练平台：
+  * [[contest_training_board|小脚丫FPGA综合技能训练平台]]
+{{ :contest_training_board1.png |}}
+{{ :fpga_contest_training_block.png |}}
+<WRAP centeralign> 基于小脚丫FPGA的电赛训练平台 </WRAP>
+这两款平台可以支持任意一款的[[stepfpga|小脚丫FPGA核心板]]，第一款平台的[[DAC]]部分都是由R-2R网络构成的，第二款平台上使用通用的高速DAC IC，它们的代码基本上是一致的，只是通用的高速DAC IC会需要转换时钟进行同步，而R-2R只需要数据线，无需时钟。
 它们都能通过FPGA中的Verilog逻辑编程实现以下的功能并能达到相应的性能：
   * DDS的主时钟选择为12M（案例中前面的例子）和120MHz（案例中后面的例子，由小脚丫外部的12MHz输入时钟，通过内部[[PLL]]倍频到120MHz），使用120MHz的时钟能够生成0 - 15MHz（用8个点构成一个周期波形），甚至更高频率的正弦波波形，输出的信号波形可以是正弦波、三角波、锯齿波、方波等；
-  * 由于R-2R后面的运算放大器的性能限制，为保证在不同的频率上实现恒定的信号幅度 ，这两款板子的最高输出频率做了一定的限制 - 输出信号带宽保证到2MHz，信号幅度为0.5-3V。
+  * 由于R-2R后面的运算放大器的性能限制，为保证在不同的频率上实现恒定的信号幅度 ，这两款板子的最高输出频率做了一定的限制 - 第一款平台的输出信号带宽保证到2MHz，信号幅度为0.5-3V，电赛训练板的输出信号带宽可以达到15MHz，信号幅度为2Vpp。
-  * 该款板子都可以通过[[UART]]同PC连接，通过PC上的软件（比如LabView或用QT等自编）对FPGA中的参数进行设置，进而调节DDS输出信号的波形、频率、幅度和直流偏移等。
+  * 第一款板子都可以通过[[UART]]同PC连接，通过PC上的软件（比如LabView或用QT等自编）对FPGA中的参数进行设置，进而调节DDS输出信号的波形、频率、幅度和直流偏移等。
-下面我们来看看在这款平台上通过DDS能够实现的任意波形及实现方法、相关的Verilog代码。
+下面我们来看看在这两款平台上通过DDS能够实现的任意波形及实现方法、相关的Verilog代码。
 ---
@@ 行 106: / 行 112: @@
 ---
-### 4. 任意形状且可以任意频率的信号生成
+### 4. “任意”信号生成
 为了产生任意波形，DDS依赖两个技巧:
@@ 行 427: / 行 433: @@
 </code>
-### 系统构成示例
-#### 全国大学生电子设计竞赛综合技能训练板
-{{drawio>contest_training_dds_block.png}} <WRAP centeralign> 功能框图 </WRAP>
-{{drawio>contest_training_dds_logic.png}} <WRAP centeralign> FPGA内部逻辑 </WRAP>
-{{drawio>contest_training_dds_modules.png}} <WRAP centeralign> 主要的Verilog模块 </WRAP>
-#### “寒假在家一起练” FPGA16训练板
-{{drawio>fpga16_instru_dds_block.png}} <WRAP centeralign> 功能框图 </WRAP>
-{{drawio>fpga16_instru_dds_logic.png}} <WRAP centeralign> FPGA内部逻辑 </WRAP>
-{{drawio>fpga16_instru_dds_modules.png}} <WRAP centeralign> 主要的Verilog模块 </WRAP>