差别

这里会显示出您选择的修订版和当前版本之间的差别。

--- dds_awg_open_platform [2020/03/23 22:03]
gongyu
+++ dds_awg_open_platform [2021/03/19 11:49] (当前版本)
gongyusu
@@ 行 1: / 行 1: @@
-### 5MHz DDS信号发生器/双路可编程直流电压源开源学习平台
+## 10MHz DDS信号发生器/双路可编程直流电压源开源学习平台
+本平台设定为10MHz模拟信号输出，如调整输出端电阻、电容的参数可以实现更高频率波形的输出。
+{{ :dds_labview.png? |}}
 ---
 #### 平台简介：
-  * 能够生成0 - 5MHz的任意波形，包括正弦波、三角波、锯齿波、方波等；
+  * 能够生成0 - 10MHz的任意波形，包括正弦波、三角波、锯齿波、方波等；
   * 信号幅度+/-1.5V可调，直流偏置+/-1.5V可调；
   * 能够生成双路可调输出电压，电压输出范围+/-4V，电流50mA；
@@ 行 9: / 行 13: @@
   * 能够通过UART对板上的参数进行调节。
-{{ :dds_awg_platform.png?800 |任意波形发生器直流电源平台}} <WRAP centeralign> 5MHz任意波形发生器/双路可调直流电源平台实物照片 </WRAP>
+{{ :dds_awg_platform.png?800 |任意波形发生器直流电源平台}} <WRAP centeralign> 10MHz任意波形发生器/双路可调直流电源平台实物照片 </WRAP>
-{{ :dds_awg_blockdiagram.png?800 |任意波形发生器及可编程直流电源框图}} <WRAP centeralign> 5MHz任意波形发生器/双路可调直流电源平台框图 </WRAP>
+{{ :dds_awg_blockdiagram.png?800 |任意波形发生器及可编程直流电源框图}} <WRAP centeralign> 10MHz任意波形发生器/双路可调直流电源平台框图 </WRAP>
 ---
 #### 原理图
-{{ :dds_awg_schematic.png?800 |任意波形发生器及可编程直流电源原理图}} <WRAP centeralign> 5MHz任意波形发生器/双路可调直流电源平台原理图 </WRAP>
+{{ :dds_awg_v2.png?800 |任意波形发生器及可编程直流电源原理图}} <WRAP centeralign> 10MHz任意波形发生器/双路可调直流电源平台原理图 </WRAP>
-<WRAP center round download 60%> {{:r2r.pdf|5MHz任意波形发生器/双路可调直流电源平台原理图PDF文件下载}} </WRAP>
+<WRAP center round download 60%> {{:r2r.pdf|10MHz任意波形发生器/双路可调直流电源平台原理图PDF文件下载}} </WRAP>
@@ 行 31: / 行 35: @@
 我们选用的运算放大器为ADA4851 - 双电压供电、支持轨到轨（Rail to Rail），在本平台上能够保证到的信号输出范围为+/-4V，也即8Vpp。
+所以我们可以设定运算放大器的增益设定实现从3.3Vpp到8Vpp的调节(拿到板子的朋友可以通过改动输出放大器的电阻比例进行调整，参照下面的方法)。
-所以我们可以设定运算放大器的增益设定实现从3.3Vpp到8Vpp的调节。
 为了满足多数场景的应用，我们出厂设置的输出信号的幅度为3Vpp，也即运算放大器的增益调节为3/3.3 ～ 0.91。
@@ 行 61: / 行 64: @@
 ^幅度|Amp|8位|-1.5V ～ 1.5V，250级变化|
 ^直流偏移|Offset|8位|-1.5V ～ 1.5V，250级变化 ～ PWM电压从0.5V ～ 3.0V|
-^直流电压1|DCout1]|8位|-4V ～ +4V，250级变化，～ PWM电压从0.5V ～ 3.0V|
+^直流电压1|DCout1|8位|-4V ～ +4V，250级变化，～ PWM电压从0.5V ～ 3.0V|
 ^直流电压2|DCout2|8位|-4V ～ +4V，250级变化，～ PWM电压从0.5V ～ 3.0V|
@@ 行 68: / 行 71: @@
 ^FPGA管脚 | 小脚丫FPGA模块的管脚 | DAC的数据位|
 ^C1| x |ClkIn|
-^F14|Pin 34|DA9|
+^G13|Pin 34|DA[9]|
-^G14|Pin 33|DA8|
+^G14|Pin 33|DA[8]|
-^KH12|Pin 32|DA7|
+^H12|Pin 32|DA[7]|
-^J13|Pin 31|DA6|
+^J13|Pin 31|DA[6]|
-^KJ14|Pin 30|DA5|
+^J14|Pin 30|DA[5]|
-^K12|Pin 29|DA4|
+^K12|Pin 29|DA[4]|
-^K14|Pin 28|DA3|
+^K14|Pin 28|DA[3]|
-^K13|Pin 27|DA2|
+^K13|Pin 27|DA[2]|
-^J12|Pin 26|DA1|
+^J12|Pin 26|DA[1]|
-^P3|Pin 25|DA0|
+^P3|Pin 25|DA[0]|
 ^M4|Pin 24|PwmOffset|
 ^E12|Pin 39|PwmDC1|
@@ 行 83: / 行 86: @@
 ^N4|Pin 23|UartTxd|
 ^P13|Pin 22|UartRxd|
+---
+#### 小脚丫FPGA编程管脚配置（以Intel MAX10M02/08的小脚丫FPGA版本为例）
+^FPGA管脚 | 小脚丫FPGA模块的管脚 | DAC的数据位|
+^J5| x |ClkIn|
+^D7|Pin 34|DA[9]|
+^B7|Pin 33|DA[8]|
+^C8|Pin 32|DA[7]|
+^B8|Pin 31|DA[6]|
+^D10|Pin 30|DA[5]|
+^A9|Pin 29|DA[4]|
+^A11|Pin 28|DA[3]|
+^A13|Pin 27|DA[2]|
+^B11|Pin 26|DA[1]|
+^A14|Pin 25|DA[0]|
+^B13|Pin 24|PwmOffset|
+^B4|Pin 39|PwmDC1|
+^A5|Pin 38|PwmDC2|
+^B14|Pin 23|UartTxd|
+^B15|Pin 22|UartRxd|