差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
and_gate [2021/09/12 09:20] gongyusu 移除 |
— (当前版本) | ||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | ## 与门（AND Gate） | ||
| - | |||
| - | 顾名思义，一个与门如果其所有的输入端都为高电平的时候，其输出为高电平。图1 为2输入与门的符号，表1 为与门的真值表。 | ||
| - | |||
| - | {{drawio>andgatesymbol.png}}<WRAP centeralign>图1 一个与门</WRAP> | ||
| - | {{drawio>andgatetruetable.png}}<WRAP centeralign>表1 一个与门的真值表</WRAP> | ||
| - | |||
| - | |||
| - | - [[https://www.electronicshub.org/digital-logic-and-gate/|逻辑与门]] | ||