差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
altera_4seg [2017/05/31 13:37] group002 |
altera_4seg [2017/07/14 15:48] (当前版本) zhijun [Verilog代码] |
||
---|---|---|---|
行 44: | 行 44: | ||
// Module Function:数码管的译码模块初始化 | // Module Function:数码管的译码模块初始化 | ||
- | module LED (seg_data_1,seg_data_2,seg_led_1,seg_led_2); | + | module segment (seg_data_1,seg_data_2,seg_led_1,seg_led_2); |
input [3:0] seg_data_1; //数码管需要显示0~9十个数字,所以最少需要4位输入做译码 | input [3:0] seg_data_1; //数码管需要显示0~9十个数字,所以最少需要4位输入做译码 | ||
行 86: | 行 86: | ||
|seg_data_1(2) |H12 |seg_data_2(2) |J11 ^ | |seg_data_1(2) |H12 |seg_data_2(2) |J11 ^ | ||
|seg_data_1(3) |H13 |seg_data_2(3) |J14 ^ | |seg_data_1(3) |H13 |seg_data_2(3) |J14 ^ | ||
- | \\ | ||
\\ | \\ | ||
^信号 ^引脚 ^信号 ^引脚 ^ | ^信号 ^引脚 ^信号 ^引脚 ^ | ||
- | |seg_led_1(0) |A10 |seg_led_2(0) |C12 ^ | + | |seg_led_1(0) |E1 |seg_led_2(0) |A3 ^ |
- | |seg_led_1(1) |C11 |seg_led_2(1) |B14 ^ | + | |seg_led_1(1) |D2 |seg_led_2(1) |A2 ^ |
- | |seg_led_1(2) |F2 |seg_led_2(2) |J1 ^ | + | |seg_led_1(2) |K2 |seg_led_2(2) |P2 ^ |
- | |seg_led_1(3) |E1 |seg_led_2(3) |H1 ^ | + | |seg_led_1(3) |J2 |seg_led_2(3) |P1 ^ |
- | |seg_led_1(4) |E2 |seg_led_2(4) |H2 ^ | + | |seg_led_1(4) |G2 |seg_led_2(4) |N1 ^ |
- | |seg_led_1(5) |A9 |seg_led_2(5) |B12 ^ | + | |seg_led_1(5) |F5 |seg_led_2(5) |C1 ^ |
- | |seg_led_1(6) |B9 |seg_led_2(6) |A11 ^ | + | |seg_led_1(6) |G5 |seg_led_2(6) |C2 ^ |
- | |seg_led_1(7) |F1 |seg_led_2(7) |K1 ^ | + | |seg_led_1(7) |L1 |seg_led_2(7) |R2 ^ |
- | |seg_led_1(8) |C9 |seg_led_2(8) |A12 ^ | + | |seg_led_1(8) |E2 |seg_led_2(8) |B1 ^ |
\\ | \\ | ||
配置好以后编译下载程序。这样可以通过按键或者开关来控制相应的数码管显示数字。如果你想显示16进制的AbCDeF在数码管,可以试试修改程序。这时候一定要定义一个16*9的存储器来初始化。 | 配置好以后编译下载程序。这样可以通过按键或者开关来控制相应的数码管显示数字。如果你想显示16进制的AbCDeF在数码管,可以试试修改程序。这时候一定要定义一个16*9的存储器来初始化。 | ||
行 104: | 行 103: | ||
====小结==== | ====小结==== | ||
------ | ------ | ||
- | 了解了小脚丫数码管的工作原理,在下个实验我们将进行到有趣的时序逻辑。首先是如何控制[[5. 时钟分频|时钟分频]]。 | + | 了解了小脚丫数码管的工作原理,在下个实验我们将进行到有趣的时序逻辑。首先是如何控制[[Altera_5clk|时钟分频]]。 |