差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
adcsampling [2022/11/03 01:14] gongyu |
adcsampling [2022/11/03 01:15] (当前版本) gongyu |
||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | #### ADC采样的逻辑 | + | ### ADC采样的Verilog逻辑设计 |
| 从8位并行ADC获取数据，并将数据存储在RAM中。 | 从8位并行ADC获取数据，并将数据存储在RAM中。 | ||