


电子产品的规范化设计

Part 2



原理图库的构建



元器件库的构成及管理



Altium Designer元器件库的管理

- AD提供了集成化的原理图符号库、PCB封装库的管理平台
- 原理图符号和PCB封装可以分时构建
- 几个术语：
 - **STEP**: Standard for the Exchange of Product model data, 用于3D建模
 - **SPICE**: Simulation Program with Integrated Circuit Emphasis, 用于电路仿真
 - **IBIS**: Input/output Buffer Information Specification, 用于信号完整性等

从原理图符号到封装库



USB-A-S-F-B-TH

Conn USB 2.0 Type A F 4 POS Solder RA Thru-Hole 4 Terminal 1 Port Tray

Inventory: **In Stock**

CAD Models: **Symbol and Footprint**

[Add to Library](#)


[See Datasheet PDF](#)

[Buy Component](#)

2D Model | 3D Model


Created by Samtec ⓘ

Symbol ⓘ



USB-A-S-X-X-TH ▼ [Report](#)

Footprint ⓘ




USB-A-S-X-X-TH ▼ [Report](#)




构建原理图符号库的几种方式

- ① 使用EDA工具自带库，有时候需要做修改
- ② 从现有参考设计原理图中提取，有时需要做格式转换
- ③ 从原厂的官网下载
- ④ 自己基于器件的数据手册自己创建

常用器件的原理图符号

- 常用的器件有约定俗成的符号，便于阅读
- 在设计中可以做大小的调整，但不建议做样式的修改
- 多数EDA工具自带标准的原理图符号库，但一定要确保自己所使用的器件与其对应 - 管脚的命名和排序
- 确保原理图符号的管脚命名与封装库的管脚命名一致








- 每种EDA工具都有自带的原理图库，一般是通用的器件，可以根据需要选装
- 自带的原理图库不一定适合自己的风格需要，有时可以根据自己的需要进行修改
- 专用元器件需要自建，最好形成统一的风格

调用现有原理图库



从现有原理图中提取符号

- 能够加速设计，至少可以提供参考，在此基础上进行调整
- 厂商提供的参考设计
- 其他人分享的设计源图
- 需要认真验证



器件原厂提供的原理图库

- BXL = Binary eXchange Language
- TI、ADI、Maxim、Microchip、Silicon Labs、NXP、TE
- 包含了原理图符号、PCB封装、3D模型
- IPC7351-B















Symbols For ADM3053

Parts Offered	Symbols File
ADM3053BRWZ	BXL

[Pricing](#)
[Models](#)



Displaying 1 - 50 of 216 Results

Manufacturer Name	Manufacturer Part Number	Formats Available	Previews	Choose Part
Maxim Integrated Products	MAX232ACPE		Preview	Download
Maxim Integrated Products	MAX232ACPE+		Preview	Download
Maxim Integrated Products	MAX232ACPE+WCC1		Preview	Download
Maxim Integrated Products	MAX232ACPE16		Preview	Download
Maxim Integrated Products	MAX232ACPE16_2		Preview	Download
Maxim Integrated Products	max232acse		Preview	Download
Maxim Integrated Products	MAX232ACSE+		Preview	Download
Maxim Integrated Products	MAX232ACSE+T		Preview	Download
Maxim Integrated Products	MAX232ACSE+TWCC1		Preview	Download
Maxim Integrated Products	MAX232ACSE+WCC1		Preview	Download
Maxim Integrated Products	MAX232ACSE-T		Preview	Download
Maxim Integrated Products	MAX232ACSE16		Preview	Download

<https://www.ultralibrarian.com/>



[About Us](#)

[Solutions](#) ▾

[Products](#) ▾

[Resources](#) ▾

[Contact](#)

Online Reader

Create symbols, footprints, and 3D models from pre-authored data

[Convert BXLs Now](#)

Upload

Upload BXLs obtained from leading IC vendors including Texas Instruments and Analog Devices


Choose CAD Tool

Choose between 20+ different CAD tool formats including Altium and Cadence Allegro



Download

Download symbols, footprints and 3D models


www.samacsys.com



原理图符号 - 对器件功能的图形化表示




- 原理图符号是构成原理图的基本元素



- 准确 - 每一个管脚的属性
- 直观 - 功能、信号流程
- 大小 - 方便连接
- 位置 - 基准点

原理图符号的基本要素




Pin Number	Pin Name	Electrical Type
1	SDA	IO
2	SCL	Input
3	INT/CMP	Output
4	GND	Power
5	A2	Input
6	A1	Input
7	A0	Input
8	VDD	Power

标注信息:


- 轮廓形状 - 便于辨识
- 管脚 - 命名、输入/输出、属性、时钟、电源/地（有时隐藏）
- Grid - 固定清晰的间距，保证原理图的连接不出问题
- 设定原点坐标

- Designator - U?
- Comment - 型号 (TCN75) 或值 (0.1uF)
- Description - Serial temperature sensor

原理图符号上的管脚



- 尺寸 / 管脚间距：适合在电路图上摆放
- IC的管脚排列：注意电路图上信号流走向：电源（多路） / 地 / 输入（左） / 输出（右） / 时钟 / 参考源
- 注意隐藏管脚的统一命名，最好不要隐藏
- 不同性质的管脚（电源、时钟）特殊标记








- Default Designator - 缺省分配编号
- Comment - 说明：“型号”或“值”
- Description - 描述
- Type - 类型
- Parameters - 参数
- Models - 模型
- 元器件的封装定义 – 参照元器件Datasheet上的标准命名
- 描述信息：对于有型号的专用器件需要对其型号、描述、封装、厂商等进行详细定义

元器件属性编辑框

一个器件多个部分组成

- 一个器件 (Component) 可以由多个部分 (Part) 组成
- 一般用于内部多个相同的功能或着管脚比较多的器件
- 同一个器件的多个部分共享同一个器件编号, 比如U1
- 注意公共管脚 (电源、地、时钟等)
- 同一个bank的相关信号管脚以及电源信号最好画在一个Part里






包含多个Bank的FPGA的原理图符号


原理图库检查 - 这一步非常非常重要

- 管脚数量
- 管脚方向
- 管脚的特性
- 打印出来对照数据手册进行校对




原理图的设计规范

设计不仅是给自己看的....



系统框图



系统原理图


原理图设计流程

- ① **创建工程和文件**
- ② **设置图纸大小：** 根据图纸的复杂程度、各元器件的原理图库，一般A4比较合适，一个设计可以采用多页
- ③ **设置文件环境：** 格点大小、格点属性、光标属性、电气格点属性、图纸颜色等
- ④ **加载元器件符号库：** 如果有已经构建好的符号，则直接加载来用，如果没有的话需要依照数据手册进行构建
- ⑤ **放置元器件：** 合理化、按照信号流程、可以翻转、旋转放置，方便连线、清晰理解
- ⑥ **原理图连线：** 减少交叉，尽量少用最好是不用文字的Net进行标记
- ⑦ **调整修改原理图：** 网标有没有重复、错误的连接、虚连接
- ⑧ **ERC检查（电气规则检查）：** 电气连接上的错误
- ⑨ **报表输出：** 产生用于布局布线的Netlist、用于采购元器件的BOM清单
- ⑩ **文件输出：** 保存、备份、导出到PDF或其它格式、打印

可读性：方便阅读、理解并能够正确使用，减少由于误理解导致的设计错误

UC3842 Flyback Converter Auxiliary Power Supply 15W

<http://uzzors2k.000webhost.com/>



TR1 : Standby flyback transformer from ATX supply


PRI = Winding with most inductance
AUX = next highest inductance
SEC = Remaining or third highest inductance

TL431 reference
adjustable for variable
output voltage


- 给人阅读 - 从逻辑上理解电路的构成、工作原理
- 给机器阅读 - 产生网表、用于后期的布线
- 跟物理上的板卡没有直接对应关系

图纸大小的选用

- 根据电路的复杂程度选择A4、A3，便于打印、阅读
- 可以分成多页，每个页面为独立的功能 - 处理器、电源、存储、网络接口、视频等等
- 设定合适大小的Grid - 与原理图符号的Grid同步




项目相关信息的标注



- 单位
- 绘图人
- 版本号
- 时间

信号流 - “左、上”到“右、下”




- 符合自然阅读习惯
- 先放置核心器件

关键信号放置测试点，关键器件关键信息加以说明

- 标号、值 (comment)
- 重要的属性 - 耐压、精准度、功率等
- 在PCB设计的时候需要注意的地方进行标注
- 不宜放置太多不必要的信息，导致阅读困难

测试点 - TP




Baseline power consumption
ADS124S08: 2mA max
REF6225: 0.9mA max
ISO7841: 2.8mA typ
sum: 5.7mA

Additional Load
HV-CM2: 6.9 Ohm / 1.6W
HV-COT: 27.5 Ohm / 0.4W
LV-PP: 27.5 Ohm / 0.4W
HV-ISOWATT: 55 Ohm / 0.2W
HV-BIPOLAR: 55 Ohm / 0.2W
HV-CM: 82.5 Ohm / 0.15W

信号的连接

- 尽可能不用net
- 尽可能不要用区块来强硬割裂
- 直观、符合人的阅读直觉




其它要点




- 容限大的电阻、电容值 / 封装尽可能统一，以降低总体成本
- 靠近某些管脚的关键器件（去耦电容、匹配电阻）需要在电路图上体现并尽可能用文本标注
- 字体、字号、排放位置要统一，保证较强的可阅读性

多页层级设计

- 每个EDA软件的使用方法不同
- 确保页面之间的连接规范、对应
- 可以通过功能进行划分：
 - ① 模拟
 - ② 数字
 - ③ 电源
 - ④ 时钟
- 通过ERC进行检查
- 通过打印进行检查



规范、易读、风格



万无一失 - ERC及基于netlist的检查

- ERC反复检查，不放过任何一个Warning，修正空悬管脚以及连接错误的连线
- netlist联系原理图和PCB之间的桥梁，是抽象的元器件之间的连接关系 - 元器件的封装、个数、引脚之间的连接关系
- 打印对比 - netlist同原理图中的每一个连接一一检查