## 第十六章：PCB设计- 多层板设计要点

### 多层板

#### 4层以上

#### 4、6、8、12…….64

#### Top和Bottom层用于元器件

#### 内部层用于走线、电源平面和地平面

#### 板卡尺寸受限、器件走线要求、性能要求

### 优点

#### 节省面积、高装配密度

#### 降低整体重量，减少外部连线

#### 设计灵活 - 更多的走线空间

#### 满足EMC、信号完整性性能要求

### 缺点

#### 加工成本高 - 专用的生产设备

#### 较长的产品周期

#### 设计工具贵

#### 测试方法要求比较高

#### 维修困难

### 多层设计步骤

#### 确认元器件库是针对多层设计的

#### 了解PCB制板厂的要求 - 过孔、走线、层数

#### 设定层数并分配各层的功能

### 0V平面的作用

#### 降低路径阻抗，解决多数的EMC问题、信号完整性问题

#### 在高频电流和噪声大的IC下面起到镜像面的作用，降低了共模发射

#### 平面的大小超出信号层边沿3W（走线到0V平面的距离）的距离

### 多层板层叠 - 4层板

#### 信号层永远要紧邻一个平面，以降低环路区域

#### 电源和地平面尽可能贴近以最大化去偶电容的效应，降低地平面上的噪声

#### 高速信号最好在“平面”之间的内嵌层上走线，这样相邻的平面会阻隔高速信号的辐射

#### 多个地平面会很有帮助的 - 降低地平面（参考平面）的阻抗进而降低共模辐射

### 多层板层叠 - 6层板

#### 性能同4层板，多了布线空间

#### 加强了对高速信号的干扰屏蔽

### “高速信号”的传输延迟

#### 对于上升沿为1ns的高速信号，板内超过3inch ～7.6cm传输线上的阻抗变化就会影响到信号传输的质量

### 器件同平面的连接

#### 加宽、减短从焊盘或过孔到0V平面之间的走线

#### 降低元器件层和0V平面层之间的间距 - 降低过孔的长度进而降低过孔的阻抗

#### 最好将载流方向相反的过孔靠近 - 差分信号线

### 减少不必要的过孔

#### 跨层走线连接是通过各种过孔实现的，要注意盲孔、埋孔

#### 板子上每个过孔都会带来1nH的附加电感和高至0.5pF的电容

#### 等效为一个低通滤波器，带来信号延迟，影响板子的高频性能

### 20H规则 - 降低边缘场辐射

#### 在任何边缘，地平面都超出电源平面20H的距离，以降低边缘场的辐射

### 3W规则 - 降低交调

#### 交调（CrossTalk）：相邻的走线之间通过电容耦合造成的干扰

#### 两根相邻的平行走线的中心距离至少不能低于线宽的3倍

### 保护/并联走线

#### 保护走线最好在两端都接地

#### 如果保护线比较长，最好是多点接到地平面，两点之间的距离为信号波长的20分之一

#### 最好在关键的信号线下面加入并行的走线 - 隔离电场

### 关键器件的位置

#### 高速数字器件和晶体产生高密度的近场辐射

#### 在这些器件下面放置连续的镜像平面终结辐射场

#### 数字信号的IC如果其上升时间2ns或着模拟器件工作频率在200MHz以上的，在其下面应该有一个一体的平面超出其边缘至少5mm