## 第十一章：PCB设计之元器件布局策略 - 元器件布局：最耗时、最难、需要兼顾多种需求

### 核心要点

#### 不建议自动布局，几乎没用

#### 未完成布局，尽量不要布线，随时根据review可能调整

#### 综合考虑：机械结构、散热、将来布线的方便性、电磁干扰、可靠性、信号完整性、先主后次

#### 器件的摆放在保证关键器件的位置需求之外，要考虑到布局的规整、板卡的美观，尤其是无源器件的排列方向

#### 布局完成以后可以对设计文件及有关信息进行返回标注于原理图，使PCB板中的有关信息与原理图一致

#### 器件编号/名称摆放位置规则、易读、风格统一

### 布局步骤1 - 结构要求

#### 根据需要划定外形轮廓，根据与外界的连接要求放置连接器

#### 机械结构方面 - 外部接插件、显示器件等的安放位置应整齐，从3D角度考虑，板内部接插件应考虑总装时机箱内线束的美观，较重元器件应该分散放置

#### 散热方面 - 散热器、风扇，与周围的电解电容、晶振等怕热器件隔开；竖放的板子发热器件放在板子最上面，双面放器件时底层不放发热的器件

#### 电磁干扰方面 - 高频器件、EMI考虑，预留保护地线的走线空间、总线信号的成组分布、微小信号的抗干扰隔离带的空间和保护、差分信号的成对出现

#### 设计禁止布线层和机械结构：物理尺寸、定位孔/安装孔的位置、接插件的位置、禁止布线层的位置，标准板可调用现有的向导

### 无物理限制的板卡尺寸设定

#### 大小适中：

- 过大 - 线条长、阻抗增加、抗噪声能力下降、成本增加
- 过小 - 散热不好，易受临近线条干扰
- 整体美观 - 布局均衡、疏密有致

#### 成本：

- 板子的层数 - 根据尺寸、性能要求和器件的封装决定
- 单板的面积 - 大小适中、加工方便
- 加工成本

	- 拼板
	- 原材料利用率：1020mm*1020mm和1020mm*1220mm居多

### 布局步骤2 - 按照功能分割区块

#### 功能模块分区 - 功能、类型、连接关系分区，模拟/数字、高频/低频、大功率/小信号

#### 不同功能区块的供电/接地可能不同

### 布局步骤3 - 摆放关键器件

#### 单面板 - 元器件一律顶层

#### 双面板 - 元器件一般放顶层，元器件过密时把高度有限、发热量少的器件（贴片阻、容、IC）放底层

#### MCU - 注意MCU和周边辅助电路及其它芯片的联系，注意时钟线引脚以及晶振的放置位置

#### FPGA - 管脚多、连线多，可以根据实际情况调整FPGA引脚的分配

#### 混合型器件（ADC、DAC）- 数字信号和模拟信号朝各自的布线区域，同时考虑到器件方向的一致性，将混合器件放在数字和模拟布线区的交界处

#### 热敏器件和发热器件之间有适当的隔离

### 布局步骤4 - 摆放周边器件：性能、美观

#### 注意数字/模拟信号的区别，数字/模拟元器件以及相应走线尽量远离并限定在各自的布线区域内

#### 注意元器件离板边缘的距离，所有的器件均放置在离板的边缘3mm以内或 至少大于板厚

#### 特殊元器件要求 - BGA器件周围2mm不能有任何器件，晶振下面最好不要有信号走线

#### 信号的测试点放置在方便用观测仪器测试的位置，不影响信号质量，接地点要方便探头的连接

#### 布线要求 - 分布密度适当，保证布线空间但不宜走线过长增加信号延时，去耦电容、匹配电阻注意位置

#### 可安装性和可焊接性，器件的排列方向、波峰焊方向、焊接面元器件的高度

### FPGA器件的管脚灵活应用 

#### 充分利用FPGA的IO可编程配置的优势

#### 根据PCB的布局调整原理图的连接甚至原理图符号库的管脚排列

#### 专用管脚不可动 - 时钟、JTAG等

#### 注意同一组IO的属性一致性，比如LVDS

#### 认真阅读数据手册

#### 适用于IO可灵活配置的MCU

### 布局的检查

#### 打印检查 - 拿实物验证

#### 符合PCB制造工艺要求、有无定位标记？定位接插件要精确定位

#### 元器件在2D、3D上不要有冲突，注意器件的实际尺寸，尤其是高度，在焊接面布局的元器件，高度一般不超过3mm

#### 是否疏密有致、排列整齐、全部布完

#### 需经常更换的器件是否方便更换？插件板插入设备是否方便？