### Digilent的数字设计课程练习



#### 教程
  * {{:intro_to_digital_design-digilent-verilog_online.pdf|用Verilog进行数字设计}}

#### 模块1 电子电路介绍
  * {{:realdigital_module_1.pdf|模块1}}
  * {{:realdigital_exercise_1.doc|练习1}}

#### 模块2 介绍Digilent的数字设计电路板
  * {{:realdigital_module_2.pdf|模块2}}
  * {{:realdigital_exercise_2.doc|练习2}}
  * {{:realdigital_project_2.doc|项目2}}

#### 模块3 通过CAD工具介绍电路的结构
  * {{:realdigital_module_3.pdf|模块3}}
  * {{:realdigital_exercise_3.doc|练习3}}
  * {{:realdigital_project_3.doc|项目3}}
  * {{:p3testbenches.zip|Testbench 3}}

#### 模块4 逻辑简化
  * {{:realdigital_module_4.pdf|模块4}}
  * {{:realdigital_exercise_4.doc|练习4}}
  * {{:realdigital_project_4.doc|项目4}}
  * {{:p4testbenches.zip|Testbench 4}}

#### 模块5 VHDL介绍
  * {{:realdigital_module_5.pdf|模块5}}
  * {{:realdigital_exercise_5.doc|练习5}}
  * {{:realdigital_project_5.doc|项目5}}

#### 模块6 组合电路块
  * {{:realdigital_module_6.pdf|模块6}}
  * {{:realdigital_exercise_6.doc|练习6}}
  * {{:realdigital_project_6.doc|项目6}}

#### 模块7 组合算术电路
  * {{:realdigital_module_7.pdf|模块7}}
  * {{:realdigital_exercise_7.doc|练习7}}
  * {{:realdigital_project_7.doc|项目7}}

#### 模块8 信号传播延迟
  * {{:realdigital_module_8.pdf|模块8}}
  * {{:realdigital_project_8.doc|练习8}}

#### 模块9 基本的存储电路
  * {{:realdigital_module_9.pdf|模块9}}
  * {{:realdigital_project_9.doc|练习9}}

#### 模块10 时序电路的结构设计
  * {{:realdigital_module_10.pdf|模块10}}
  * {{:realdigital_exercise_10.doc|练习10}}
  * {{:realdigital_project_10.doc|项目10}}