差别
这里会显示出您选择的修订版和当前版本之间的差别。
两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
快速上手step-mxo2-c [2017/08/29 21:18] group003 [准备工作] |
快速上手step-mxo2-c [2020/01/28 13:01] (当前版本) gongyu |
||
---|---|---|---|
行 1: | 行 1: | ||
- | ==== 准备工作 ==== | + | ### 准备工作 |
------ | ------ | ||
* 安装Diamond软件 | * 安装Diamond软件 | ||
行 5: | 行 6: | ||
* 准备STEP-MXO2-C FPGA开发板及Micro USB数据线 | * 准备STEP-MXO2-C FPGA开发板及Micro USB数据线 | ||
* 点击了解[[step-mxo2-c|STEP-MXO2-C开发板]]详情介绍 | * 点击了解[[step-mxo2-c|STEP-MXO2-C开发板]]详情介绍 | ||
- | **下面开始设计我们的第一个FPGA工程** | + | 下面开始我们的第一个FPGA工程。 |
- | ==== 1 运行第一个例程 ==== | + | |
+ | \\ | ||
+ | #### 1 运行第一个例程 | ||
------ | ------ | ||
下面我们可以开始可编程逻辑的开发,我们以控制LED交替闪烁为例,完成自己的第一个程序: | 下面我们可以开始可编程逻辑的开发,我们以控制LED交替闪烁为例,完成自己的第一个程序: | ||
行 12: | 行 16: | ||
- 工程命名:我们将新工程命名为LED_shining,工程目录G:/LED_shining,然后点击Next {{ :diamond17.png |}} | - 工程命名:我们将新工程命名为LED_shining,工程目录G:/LED_shining,然后点击Next {{ :diamond17.png |}} | ||
- 添加相关设计文件或约束文件(如果已经有设计文件和约束文件,我们可以选择添加进工程):这里我们新建工程,没有相关文件,不需添加,直接Next{{ :diamond18.png |}} | - 添加相关设计文件或约束文件(如果已经有设计文件和约束文件,我们可以选择添加进工程):这里我们新建工程,没有相关文件,不需添加,直接Next{{ :diamond18.png |}} | ||
- | - **器件选择**:按照Step FPGA开发板器件LCMXO2-4000HC-4MG132C配置,Next(器件型号必须确认正确,否则在管脚设置时会报错){{ :diamond19.jpg |}} | + | - 器件选择:按照Step FPGA开发板器件LCMXO2-4000HC-4MG132C配置,Next(器件型号必须确认正确,否则在管脚设置时会报错){{ :diamond19.jpg |}} |
- 选择综合工具:Synplify Pro(第三方)和Lattice LSE(原厂)都可以,我们就使用Lattice LSE,直接Next{{ :diamond20.png |}} | - 选择综合工具:Synplify Pro(第三方)和Lattice LSE(原厂)都可以,我们就使用Lattice LSE,直接Next{{ :diamond20.png |}} | ||
- 工程信息确认:上面选择的所有信息都在这里,确认没有问题,直接Finish{{ :diamond21.jpg |}} | - 工程信息确认:上面选择的所有信息都在这里,确认没有问题,直接Finish{{ :diamond21.jpg |}} | ||
- 工程已经建好,我们下面添加设计文件, 选择File →New →File{{ :diamond22.png |}} | - 工程已经建好,我们下面添加设计文件, 选择File →New →File{{ :diamond22.png |}} | ||
- 选择Verilog Files(选择自己使用的硬件描述语言),Name填写LED_shining,然后点击New,这样我们就创建了一个新的设计文件LED_shining.v,然后我们就可以在设计文件中进行编程了{{ :diamond23.png |}} | - 选择Verilog Files(选择自己使用的硬件描述语言),Name填写LED_shining,然后点击New,这样我们就创建了一个新的设计文件LED_shining.v,然后我们就可以在设计文件中进行编程了{{ :diamond23.png |}} | ||
- | - 程序源码已经准备好,如下,将代码复制到设计文件LED_shining.v中,并保存。<code verilog> | + | - 程序源码已经准备好,如下,将代码复制到设计文件LED_shining.v中,并保存。 |
+ | |||
+ | <code verilog> | ||
// -------------------------------------------------------------------- | // -------------------------------------------------------------------- | ||
// >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< | // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< | ||
行 65: | 行 71: | ||
endmodule | endmodule | ||
</code> | </code> | ||
+ | |||
- 程序编写完成,需要综合,在软件左侧Process栏,选择Process,双击Synthesis Design,对设计进行综合,综合完成后Synthesis Design显示绿色对勾(如果显示红色叉号,说明代码有问题,根据提示修改代码),如图{{ :diamond24.jpg |}} | - 程序编写完成,需要综合,在软件左侧Process栏,选择Process,双击Synthesis Design,对设计进行综合,综合完成后Synthesis Design显示绿色对勾(如果显示红色叉号,说明代码有问题,根据提示修改代码),如图{{ :diamond24.jpg |}} | ||
- 通过综合工具,我们的代码就被综合成了电路,生成的具体电路,我们可以通过选择Tools → Netlist Analyzer查看(仅限Lattice的综合工具,第三方综合工具无法查看),如图{{ :netlist_analyzer.jpg |netlist_analyzer}} | - 通过综合工具,我们的代码就被综合成了电路,生成的具体电路,我们可以通过选择Tools → Netlist Analyzer查看(仅限Lattice的综合工具,第三方综合工具无法查看),如图{{ :netlist_analyzer.jpg |netlist_analyzer}} | ||
行 72: | 行 79: | ||
到这里完成了第一个程序流文件的生成,下面可以下载到FPGA中。 | 到这里完成了第一个程序流文件的生成,下面可以下载到FPGA中。 | ||
- | ==== 2 工程仿真==== | + | \\ |
+ | #### 2 工程仿真 | ||
------ | ------ | ||
+ | |||
上面我们走了整个工程开发的过程,例程较为简单,对于复杂的工程开发需要预仿真和后仿真等,保证最终的程序设计逻辑和时序符合我们的设计要求。 | 上面我们走了整个工程开发的过程,例程较为简单,对于复杂的工程开发需要预仿真和后仿真等,保证最终的程序设计逻辑和时序符合我们的设计要求。 | ||
仿真软件很多,这里我们使用软件自带的Active-HDL软件进行功能仿真: | 仿真软件很多,这里我们使用软件自带的Active-HDL软件进行功能仿真: | ||
- 首先我们添加testbench文件,和前面添加设计文件一样,File →New→File →Verilog Files,Name填写,然后New,{{ :diamond28.png |}} | - 首先我们添加testbench文件,和前面添加设计文件一样,File →New→File →Verilog Files,Name填写,然后New,{{ :diamond28.png |}} | ||
- | - 测试源码如下,复制到LED_test.v文件并保存。为了方便仿真,我们在LED_test.v调用LED_shining模块时将CLK_DIV_PERIOD重新赋值为20:<code verilog> | + | - 测试源码如下,复制到LED_test.v文件并保存。为了方便仿真,我们在LED_test.v调用LED_shining模块时将CLK_DIV_PERIOD重新赋值为20: |
+ | |||
+ | <code verilog> | ||
// -------------------------------------------------------------------- | // -------------------------------------------------------------------- | ||
// >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< | // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< | ||
行 131: | 行 143: | ||
</code> | </code> | ||
+ | |||
- 然后在软件左侧Process栏,选择File List,找到LED_test.v(必须保存过),点击右键,选择Include for →Simulation {{ :diamond28.jpg |}} | - 然后在软件左侧Process栏,选择File List,找到LED_test.v(必须保存过),点击右键,选择Include for →Simulation {{ :diamond28.jpg |}} | ||
- 准备工作完成,我们选择Tools →SimulationWizard →Next, | - 准备工作完成,我们选择Tools →SimulationWizard →Next, | ||
行 140: | 行 153: | ||
- 查看仿真结果{{ ::led_shining.png |}} | - 查看仿真结果{{ ::led_shining.png |}} | ||
+ | \\ | ||
+ | #### 3 下载程序到FPGA | ||
- | ==== 3 下载程序到FPGA ==== | ||
------ | ------ | ||
+ | |||
专用的编程芯片已经集成到小脚丫开发板上,因此只需要一根Micro USB线和电脑相连,就可以完成供电和编程的功能,该MXO2-C版本在进行程序下载时与Lattice MXO2其它版本不同,将板卡与PC链接后,将被识别成“大容量存储设备”,你只需要将程序生成的.JED文件复制进入板卡之中,即可完成下载。 | 专用的编程芯片已经集成到小脚丫开发板上,因此只需要一根Micro USB线和电脑相连,就可以完成供电和编程的功能,该MXO2-C版本在进行程序下载时与Lattice MXO2其它版本不同,将板卡与PC链接后,将被识别成“大容量存储设备”,你只需要将程序生成的.JED文件复制进入板卡之中,即可完成下载。 | ||
将编译完成的程序下载到开发板: | 将编译完成的程序下载到开发板: | ||
- | - 使用Mico USB数据线将开发板和电脑连接,如图{{ :下载程序.jpg |}} | + | - 使用Mico USB数据线将开发板和电脑连接,如图{{ :mxo2-c-下载连接.png?800 |}} |
+ | \\ | ||
- 在资源管理器中会显示一个名为STEP FPGA的U盘{{ :mxo2-c-u盘.png?600 |}} | - 在资源管理器中会显示一个名为STEP FPGA的U盘{{ :mxo2-c-u盘.png?600 |}} | ||
+ | \\ | ||
- 找到工程目录下生成的JED文件,默认是在impl文件夹下,复制JED文件到STEP FPGA的U盘中{{ :led_shining_jed_操作.png?600 |}} | - 找到工程目录下生成的JED文件,默认是在impl文件夹下,复制JED文件到STEP FPGA的U盘中{{ :led_shining_jed_操作.png?600 |}} | ||
+ | \\ | ||
- 等待文件复制完成{{ :mxo2-c-下载2.png?400 |}} | - 等待文件复制完成{{ :mxo2-c-下载2.png?400 |}} | ||
+ | \\ | ||
- 观察FPGA开发板的LED交替闪烁,成功了。 | - 观察FPGA开发板的LED交替闪烁,成功了。 | ||
\\ | \\ | ||
- | ====4 STEP MXO2入门教程==== | + | |
+ | #### 4 STEP MXO2入门教程 | ||
------ | ------ | ||
+ | |||
到这里我们了解了用Diamond软件进行开发的完整流程。 | 到这里我们了解了用Diamond软件进行开发的完整流程。 | ||
接下来我们开始[[STEP-MXO2入门教程]]一步一步进入可编程逻辑设计。 | 接下来我们开始[[STEP-MXO2入门教程]]一步一步进入可编程逻辑设计。 | ||