基于小脚丫FPGA的电赛训练平台
专为电赛技能培训设计,帮助信号源、仪器仪表、控制以及信号处理类题目的训练,基于全FPGA或MCU+FPGA混合架构,板上有高速ADC、高速DAC、高速比较器、姿态传感器等。
标签
嵌入式系统
FPGA
测试
显示
电赛
硬禾发布
更新2023-10-13
25811

专为全国大学生电子设计竞赛技能培训设计,帮助信号源、仪器仪表、控制以及信号处理类题目的训练,核心模块可以是基于全FPGA或MCU+FPGA混合架构的核心板,板上有通过两个16Pin的插座可以安装高速ADC(16Pin可再用模块/同时支持DIP和邮票孔)、高速DAC(16Pin可再用模块/支持DIP和邮票孔)、板上安装了高速比较器、姿态传感器、旋转编码器以及按键等。

FpKza0BDYkUpMLu8wCRv1VUm2er_

FgOZVSSJv_WlKjoFT-SNa2gHF7lN

Fom_UViioQJPJ1bSX2mFYVw4By2i

Funuwjf0EN8NpkkFp08Gwv10sjND

Fg5IW6V4SEecsZfrr_gu6Ymicoi0

板卡适用范围:

  • 大二学生、FPGA学习者做与FPGA相关的数字系统实验
  • 备战全国大学生电子设计竞赛
    • 通过完成历年电赛中的相关题目来掌握FPGA的应用
    • 适用于电赛中测试测量、无线通信、控制类的题目

关键器件

  • 核心模块: 硬禾学堂提供两种模块
    • 全FPGA的核心模块,比如小脚丫FPGA核心板,支持Lattice版本和Intel/Altera版本的小脚丫FPGA核心板
    • FPGA + MCU混合的模块 - 采用STM32G031进行控制输入响应、信息在OLED上的显示、数据的处理;采用FPGA进行高速数据采集、高速DDS信号产生、高速频率计/计数器、数字信号处理(FFT、数字滤波等)
  • 信息显示:128 * 64 OLED,通过SPI总线驱动
  • 控制输入旋转编码器/按键
  • 信号采集:10bit/50Msps 高速ADC
  • 信号生成:10bit/120Msps 高速DAC
  • 频率测量:高速比较器
  • 控制输出PWM
  • 传感器三轴姿态感知

系统框图:

Fm104uQ_DIh4SXx_9DnaTXAgbVVe

还可搭配基于STM32G031 + iCE40UP5K的MCU/FPGA核心板使用:

FgtBPdNCo-_vA2-iujdKYvHJJi33

FnQnuh-8viDwsh6kC1HCadMR1k_K

FsPWcMJmSpvucq4bNRjeJn5siIhq

可以训练的技能

  1. OLED显示信息,并掌握SPI总线以及显示屏的驱动原理
  2. 控制信息的按键输入以及按键消抖的软件/FPGA逻辑处理
  3. 旋转编码器的输入以及译码 - MCU软件实现/FPGA逻辑实现
  4. ADC高速数据采集以及缓存处理
  5. ADC低速数据采集以及数据处理、MCU的响应
  6. Sigma Delta ADC的实现(通过高速比较器)以及数字滤波器的使用
  7. FFT - 傅立叶变换,用于频谱分析
  8. 数字滤波器 - 通过FPGA内部逻辑/乘法器实现,以及通过MCU的程序实现
  9. 频率计/计数器设计 - FPGA逻辑实现,以及MCU的定时器/代码实现方法
  10. 高速DAC以及DDS信号发生器的构成及参数控制
  11. 通过PWM构成DAC实现DDS - 任意波形产生
  12. 姿态传感器的数据采集、处理以及信息显示
  13. UART的数据传输

管脚映射关系

本平台支持多种核心模块,每一种核心模块的管脚映射关系如下表:

功能管脚 核心模块管脚编号 XO2-4000HC FPGA管脚 Intel/Altera MAX10 FPGA管脚 STM32G031 + UP5K FPGA管脚
OLED_SCK 39 E12 B4 PA0/ADC0 - Pin 6
OLED_SDA 37 G12 A7 PA4/ADC4 - Pin 10
OLED_DC 4 E3 M5 PA8/MCO - Pin 16
OLED_RST 36 F13 B6 PA5/ADC5 - Pin 11
Encoder_A 2 C8 M4 PB0/ADC8 - Pin 14
Encoder_B 3 B8 P3 PB1/ADC9 - Pin 15
Encoder_S 5 F3 R3 PC6 - Pin 17
SW_S1 6 G3 L6 PA11 - Pin 18
SW_S2 7 H3 P4 PA12 - Pin 19
Sensor_SCL 8 J2 L7 I2C_SCL - Pin 26
Sensor_SDA 33 G14 B7 I2C_SDA - Pin 27
Sensor_INT 34 G13 D7 PA7/ADC7 - Pin 13
PWM_OUT 35 F14 E7 PA6/ADC6 - Pin 12
Ain 38 F12 A5 PA1/ADC1 - Pin 7
ADC_D0 9 J3 R5 26
ADC_D1 10 K2 P6 27
ADC_D2 11 K3 R7 28
ADC_D3 12 L3 P7 31
ADC_D4 13 N5 P8 32
ADC_D5 14 P6 P9 34
ADC_D6 15 N6 R9 2
ADC_D7 16 P7 R11 36
ADC_D8 17 N7 P12 25
ADC_D9 18 P8 R14 48
ADC_CLK 19 N8 P15 47
DAC_D9 32 H12 C8 18
DAC_D8 31 J13 B8 13
DAC_D7 30 J14 D10 12
DAC_D6 29 K12 A9 11
DAC_D5 28 K14 A11 10
DAC_D4 27 K13 A13 9
DAC_D3 26 J12 B11 6
DAC_D2 25 P3 A14 4
DAC_D1 24 M4 B13 3
DAC_D0 23 N4 B14 46
DAC_CLK 22 P13 B15 45

 

小脚丫FPGA核心板:

STEP-MXO2-C专用板是专为FPGA大赛推出的,支持网页版FPGA开发系统Web IDE的一款功能和常规小脚丫FPGA核心板完全一致的核心模块,配备了STEP团队最新研发的MCU编程器。

STEP-MXO2-C专用版功能和配置与STEP-MXO2小脚丫:基于Lattice XO2-4000HC的FPGA学习模块,板载编程器几乎完全同时,唯一的差别在于FPGA程序下载方式不同。STEP-MXO2-C没有采用USB-JTAG的模式下载,而是通过MCU虚拟U盘,拷贝FPGA配置文件到U盘的方式下载程序。

Fj26nw63OwR4FM8XTchQCFgsAza7Fkf98cKJDafEABxpT3_V0nC7i3p5

小脚丫STEP-MXO2-C

硬件规范

FgBykzA6o-AXyfMt7LLf5qAzOuFF

小脚丫STEP-MXO2第二代硬件结构

  • 核心器件:Lattice LCMXO2-4000HC-4MG132
    • 132脚BGA封装,引脚间距0.5mm,芯片尺寸8mm x 8mm;
    • 上电瞬时启动,启动时间<1ms;
    • 4320个LUT资源, 96Kbit 用户闪存,92Kbit RAM;
    • 2+2路PLL+DLL;
    • 嵌入式功能块(硬核):一路SPI、一路定时器、2路I2C
    • 支持DDR/DDR2/LPDDR存储器;
    • 104个可热插拔I/O;
    • 内核电压2.5-3.3V;
  • 板载资源:
    • 两位7段数码管;
    • 两个RGB三色LED;
    • 8路用户LED;
    • 4路拨码开关;
    • 4路按键;
  • 36个用户可扩展I/O(其中包括一路SPI硬核接口和一路I2C硬核接口)
  • 支持的开发工具Lattice Diamond
  • 支持MICO32/8软核处理器
  • 板上集成FPGA编程器
  • 一路Micro USB接口
  • 板卡尺寸52mm x 18mm

 

使用说明:

支持Web IDE、U盘模式下载、基于Lattice XO2-4000HC的小脚丫FPGA核心模块

物料清单
附件下载
UP5K_EVA_SCH.pdf
团队介绍
苏州硬禾信息科技有限公司
团队成员
硬禾发布
评论
0 / 100
查看更多
相关产品
目录
硬禾服务号
关注最新动态
0512-67862536
info@eetree.cn
江苏省苏州市苏州工业园区新平街388号腾飞创新园A2幢815室
苏州硬禾信息科技有限公司
Copyright © 2024 苏州硬禾信息科技有限公司 All Rights Reserved 苏ICP备19040198号