内容介绍
内容介绍
一.项目需求：
利用ADC制作一个数字电压表
1.旋转电位计可以产生0-3.3V的电压
2.利用板上的串行ADC对电压进行转换
3.将电压值在板上的OLED屏幕上显示出来
总体设计思路：
根据项目需求，结合小脚丫FPGA综合训练板上的一个SPI接口的串行ADC，采集旋转电位计的电压数据，通过BCD码转换模块，将二进制电压数据转换成BCD码，并将结果显示在LED及OLED屏幕上，且在电位计不断旋转过程中，屏幕显示随时变化。
设计思路图：
通过对不同模块分别进行设计，最后将各模块功能综合在一起用顶层模块将总体功能实现，首先是利用串行ADC对旋转电位计进行模拟量读取；然后是一个转BCD码模块，将采集到的模拟量转为数字量之后的二进制数字变为十进制，方便数码管和OLED的显示；其次是数码管显示模块和OLED显示模块；最后是综合以上四个模块的一个顶层模块，这样便可完成预期功能。
逻辑图：
模块代码：
硬禾课堂与电子森林网站上有相关示例代码，可以用来借鉴使用，并根据本项目需求对其中的部分代码进行调整，最终实现功能。
ADC 采样模块：
本模块代码是采用了电子森林网站中的示例代码，通过学习示例代码也让我对硬件电路与Verilog语言有了了解。
module ADS7868
(
input clk, //系统时钟
input rst_n, //系统复位，低有效
output reg adc_cs, //SPI总线CS
output reg adc_clk, //SPI总线SCK
input adc_dat, //SPI总线SDA
output reg adc_done, //ADC采样完成标志
output reg [7:0] adc_data //ADC采样数据
);
localparam HIGH = 1'b1;
localparam LOW = 1'b0;
reg [7:0] cnt; //计数器
always @(posedge clk or negedge rst_n)
if(!rst_n) cnt <= 1'b0;
else if(cnt >= 8'd34) cnt <= 1'b0;
else cnt <= cnt + 1'b1;
reg [7:0] data;
always @(posedge clk or negedge rst_n)
if(!rst_n) begin
adc_cs <= HIGH; adc_clk <= HIGH;
data <= 1'b0; adc_data <= 1'b0; adc_done <= LOW;
end else case(cnt)
8'd0 : begin adc_cs <= HIGH; adc_clk <= HIGH; end
8'd1 : begin adc_cs <= LOW; adc_clk <= HIGH; end
8'd2,8'd4,8'd6,8'd8,8'd10,8'd12,8'd14,8'd16,
8'd18,8'd20,8'd22,8'd24,8'd26,8'd28,8'd30,8'd32:
begin adc_cs <= LOW; adc_clk <= LOW; end
8'd3 : begin adc_cs <= LOW; adc_clk <= HIGH; end //0
8'd5 : begin adc_cs <= LOW; adc_clk <= HIGH; end //1
8'd7 : begin adc_cs <= LOW; adc_clk <= HIGH; end //2
8'd9 : begin adc_cs <= LOW; adc_clk <= HIGH; data[7] <= adc_dat; end //3
8'd11 : begin adc_cs <= LOW; adc_clk <= HIGH; data[6] <= adc_dat; end //4
8'd13 : begin adc_cs <= LOW; adc_clk <= HIGH; data[5] <= adc_dat; end //5
8'd15 : begin adc_cs <= LOW; adc_clk <= HIGH; data[4] <= adc_dat; end //6
8'd17 : begin adc_cs <= LOW; adc_clk <= HIGH; data[3] <= adc_dat; end //7
8'd19 : begin adc_cs <= LOW; adc_clk <= HIGH; data[2] <= adc_dat; end //8
8'd21 : begin adc_cs <= LOW; adc_clk <= HIGH; data[1] <= adc_dat; end //9
8'd23 : begin adc_cs <= LOW; adc_clk <= HIGH; data[0] <= adc_dat; end //10
8'd25 : begin adc_cs <= LOW; adc_clk <= HIGH; adc_data <= data; end //11
8'd27 : begin adc_cs <= LOW; adc_clk <= HIGH; adc_done <= HIGH; end //12
8'd29 : begin adc_cs <= LOW; adc_clk <= HIGH; adc_done <= LOW; end //13
8'd31 : begin adc_cs <= LOW; adc_clk <= HIGH; end //14
8'd33 : begin adc_cs <= LOW; adc_clk <= HIGH; end //15
8'd34 : begin adc_cs <= HIGH; adc_clk <= HIGH; end
default : begin adc_cs <= HIGH; adc_clk <= HIGH; end
endcase
endmodule
BCD转码模块：
将ADC采集的二进制数据转化为十进制，方便屏幕输出。
module bin_to_bcd
(
input rst_n, //系统复位，低有效
input [15:0] bin_code, //需要进行BCD转码的二进制数据
output reg [19:0] bcd_code //转码后的BCD码型数据输出
);
reg [35:0] shift_reg;
always@(bin_code or rst_n)begin
shift_reg = {20'h0,bin_code};
if(!rst_n) bcd_code = 0;
else begin
repeat(16) begin //循环16次
//BCD码各位数据作满5加3操作，
if (shift_reg[19:16] >= 5) shift_reg[19:16] = shift_reg[19:16] + 2'b11;
if (shift_reg[23:20] >= 5) shift_reg[23:20] = shift_reg[23:20] + 2'b11;
if (shift_reg[27:24] >= 5) shift_reg[27:24] = shift_reg[27:24] + 2'b11;
if (shift_reg[31:28] >= 5) shift_reg[31:28] = shift_reg[31:28] + 2'b11;
if (shift_reg[35:32] >= 5) shift_reg[35:32] = shift_reg[35:32] + 2'b11;
shift_reg = shift_reg << 1;
end
bcd_code = shift_reg[35:16];
end
end
endmodule
LED显示模块:
本模块是将BCD十进制码转化为板卡上两个数码管的数字显示。
module Seg_led
(
input [3:0] seg_data, //seg_data input
input seg_dot, //segment dot control
output seg_sel, //segment com port
output reg [7:0] seg_led //MSB~LSB = DP,G,F,E,D,C,B,A
);
always@(seg_data)
case(seg_data)
4'h0: seg_led = {seg_dot,7'h3f}; // 0
4'h1: seg_led = {seg_dot,7'h06}; // 1
4'h2: seg_led = {seg_dot,7'h5b}; // 2
4'h3: seg_led = {seg_dot,7'h4f}; // 3
4'h4: seg_led = {seg_dot,7'h66}; // 4
4'h5: seg_led = {seg_dot,7'h6d}; // 5
4'h6: seg_led = {seg_dot,7'h7d}; // 6
4'h7: seg_led = {seg_dot,7'h07}; // 7
4'h8: seg_led = {seg_dot,7'h7f}; // 8
4'h9: seg_led = {seg_dot,7'h6f}; // 9
4'ha: seg_led = {seg_dot,7'h77}; // A
4'hb: seg_led = {seg_dot,7'h7C}; // b
4'hc: seg_led = {seg_dot,7'h39}; // C
4'hd: seg_led = {seg_dot,7'h5e}; // d
4'he: seg_led = {seg_dot,7'h79}; // E
4'hf: seg_led = {seg_dot,7'h71}; // F
default: seg_led = {seg_dot,7'h00};
endcase
assign seg_sel = 1'b0; //共阴极，使能
endmodule OLED显示模块：
本模块是将BCD码转化为OLED屏幕显示，并且可以显示其他一些信息。本模块也是参考电子森林上的示例代码，不过将输出改变，使之能够输出两位小数的电压值，下面只放输出信息的部分代码。
MAIN:begin
if(cnt_main >= 5'd7) cnt_main <= 5'd5;
else cnt_main <= cnt_main + 1'b1;
case(cnt_main) //MAIN状态
5'd0: begin state <= INIT; end
5'd1: begin y_p <= 8'hb0; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= "------mzp-------";state <= SCAN; end
5'd2: begin y_p <= 8'hb1; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= "Volt value: ";state <= SCAN; end
5'd3: begin y_p <= 8'hb2; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= " . V ";state <= SCAN; end
5'd4: begin y_p <= 8'hb3; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= "-----finish-----";state <= SCAN; end
5'd5: begin y_p <= 8'hb2; x_ph <= 8'h13; x_pl <= 8'h00; num <= 5'd 1; char <= data[15:12]; state <= SCAN; end
5'd6: begin y_p <= 8'hb2; x_ph <= 8'h14; x_pl <= 8'h00; num <= 5'd 1; char <= data[11:8]; state <= SCAN; end
5'd7: begin y_p <= 8'hb2; x_ph <= 8'h14; x_pl <= 8'h10; num <= 5'd 1; char <= data[7:4]; state <= SCAN; end
default: state <= IDLE;
endcase
end顶层模块：
此模块综合了以上四个模块的功能，将之综合在一起，实现最终功能。
module voltmeter
(
input clk, //系统时钟
input rst_n, //系统复位，低有效
output adc_cs, //SPI总线CS
output adc_clk, //SPI总线SCK
input adc_dat, //SPI总线SDA
output seg1_sel, //数码管位选
output [7:0] seg1_led, //数码管段选
output seg2_sel, //数码管位选
output [7:0] seg2_led, //数码管段选
output oled_csn, //OLCD液晶屏使能
output oled_rst, //OLCD液晶屏复位
output oled_dcn, //OLCD数据指令控制
output oled_clk, //OLCD时钟信号
output oled_dat //OLCD数据信号
);
wire adc_done;
wire [7:0] adc_data;
//ADC功能，例化
ADS7868 u2
(
.clk (clk ), //系统时钟
.rst_n (rst_n ), //系统复位，低有效
.adc_cs (adc_cs ), //SPI总线CS
.adc_clk (adc_clk ), //SPI总线SCK
.adc_dat (adc_dat ), //SPI总线SDA
.adc_done (adc_done ), //ADC采样完成标志
.adc_data (adc_data ) //ADC采样数据
);
//将ADC采样数据按规则转换为电压数据（乘以0.0130），这里我们直接乘以129，得到的数据经过BCD转码后小数点左移4位即可
wire [15:0] bin_code = adc_data * 16'd130;
wire [19:0] bcd_code;
//将处理后的ADC数据进行BCD转码，例化
bin_to_bcd u3
(
.rst_n (rst_n ), //系统复位，低有效
.bin_code (bin_code ), //需要进行BCD转码的二进制数据
.bcd_code (bcd_code ) //转码后的BCD码型数据输出
);
//Segment led display module
Seg_led seg[1:0]
(
.seg_data (bcd_code[19:12] ), //seg_data input
.seg_dot ({1'b1,1'b0} ), //segment dot control
.seg_sel ({seg1_sel,seg2_sel}), //segment com port
.seg_led ({seg1_led,seg2_led}) //MSB~LSB = DP,G,F,E,D,C,B,A
);
OLED12832 u4
(
.clk (clk ), //12MHz系统时钟
.rst_n (rst_n ), //系统复位，低有效
.data (bcd_code[19:4]),
.oled_clk (oled_clk ),
.oled_csn (oled_csn ),
.oled_dat (oled_dat ),
.oled_dcn (oled_dcn ),
.oled_rst (oled_rst )
);
endmodule项目总结：
本次基于小脚丫FPGA综合训练版的训练项目总体较为简单，因为大多代码在电子森林网站上都可以找到示例代码，但由于之前对于Verilog语言不是很熟悉，因此在读懂示例代码的过程中遇到过一些困难，但好在我的同学有了解相关知识的，我经由他的帮助对于整体代码有了把握，同时在后续修改代码的过程中通过自己查阅资料也逐渐对于Verilog语言有了更深的理解，同时增强了自己的实践能力，同时也提高了自己搜集查阅资料的能力。在编写代码的过程中也遇到很多困难，有些bug自己没有发现，也是查阅资料并询问同学最终解决了问题，增强了自己的编程信心和debug能力。同时最重要的是本次项目让我接触到了一个新的软件Diamond，这软件的交互性和功能性十分强大，在编写程序和实验仿真的过程中为我提供了很大的便利，本次实践项目我收获颇丰。
软硬件
电路图
附件下载
Verilog代码.zip
Verilog代码
mzp2.zip
全部工程文件
mzp2_impl1.jed
jed文件
团队介绍
项目完成人为北京理工大学信息与电子学院电子信息工程专业大四学生。
团队成员
梅子鹏
北京理工大学信息与电子学院电子信息工程大四学生
评论
0 / 100
查看更多
猜你喜欢
2021暑假在家练项目——用小脚丫FPGA综合技能训练平台，制作一个数字电压表经过一个月的学习，基于小脚丫FPGA的综合技能训练平台，利用串行ADC制作一个数字电压表，并在OLED屏幕上进行显示得到的数据
Zootopia1564
2021暑假一起练-用小脚丫FPGA综合技能训练平台制作数字电压表利用包含STEP-XO2 FPGA小脚丫综合技能训练平台制作一个数字电压表以达到0-3.3V的电压显示
Melo1457
2021暑假一起练-用基于小脚丫FPGA的综合技能训练平台完成一个数字电压表基于小脚丫FPGA综合训练板，利用ADC制作一个数字电压表，在板上的串行ADC对电压进行转换
将电压值在板上的OLED屏幕上显示出来。
周汉旗1152
